• Tidak ada hasil yang ditemukan

LAPORAN PRAKTIKUM RANGKAIAN LOGIKA ENCOD

N/A
N/A
Protected

Academic year: 2018

Membagikan "LAPORAN PRAKTIKUM RANGKAIAN LOGIKA ENCOD"

Copied!
16
0
0

Teks penuh

(1)

LAPORAN PRAKTIKUM RANGKAIAN LOGIKA

“ENCODER“

Disusun oleh :

Meyla Yan Sari

3.34.13.1.10

IK-1B

PROGRAM STUDI TEKNIK INFORMATIKA

JURUSAN TEKNIK ELEKTRO

POLITEKNIK NEGERI SEMARANG

(2)

PERCOBAAN 12.

ENCODER

TUJUAN:

Setelah menyelesaikan percobaan ini mahasiswa diharapkan mampu

¾ Memahami prinsip kerja dari rangkaian Encoder

¾ Membedakan prinsip kerja rangkaian Encoder dan Priority Encoder

¾ Mendisain beberapa jenis rangkaian Encoder

PERALATAN:

1. Logic Circuit Trainer ITF-02 , DL-02 dan Wishmaker 2. Oscilloscope

TEORI:

Sebuah rangkaian Encoder menterjemahkan keaktifan salah satu inputnya menjadi urutan bit-bit biner. Encoder terdiri dari beberapa input line, hanya salah satu dari input-input tersebut diaktifkan pada waktu tertentu, yang selanjutnya akan menghasilkan kode output Nbit. Gambar 12-1 menunjukkan blok diagram dari sebuah encoder.

Gambar 12-1. Blok Diagram Encoder

(3)

Berdasarkan output dari Tabel Kebenaran di atas, dibuat rangkaian encoder yang merupakan aplikasi dari gerbang OR, seperti ditunjukkan pada gambar 12-2.

Gambar 12-2. Rangkaian Encoder 8x3

PRIORITY ENCODER

Sebuah Priority Encoder adalah rangkaian Encoder yang mempunyai fungsi prioritas. Operasi

dari rangkaian Priority Encoder adalah sebagai berikut :

Jika ada dua atau lebih input bernilai “1” pada saat yang sama, maka input yang mempunyai prioritas tertinggi yang akan diambil.

Tabel Kebenaran Priority Encoder diberikan pada Tabel 12-2. Kondisi ‘x’ adalah kondisi

(4)

Input D3 mempunyai prioritas tertinggi, sehingga bila input ini bernilai “1” maka output X dan

Y keduanya akan bernilai “1” (11 menyatakan biner dari 3).

Input D2 mempunyai prioritas kedua, dengan output X dan Y bernilai 10 menyatakan biner 2,

dimana input D2 = “1” dan D3=”0”.

Input D1 adalah prioritas ketiga dengan output X dan Y bernilai 01 menyatakan biner 1,

dimana input D1 =”1”, sedangkan D2= D3=”0”.

Prioritas terendah adalah input D0, yang akan memberikan output X dan Y = 00 (menyatakan

biner 0), jika input D1 bernilai “1”, sedang ketiga input lainnya bernilai “0”.

Tabel 12-2. Tabel Kebenaran Priority Encoder

(5)

Gambar 12-3. K-Map untuk Rangkaian Priority Encoder

Rangkaian Priority Encoder ditunjukan pada gambr 1-4

Gambar 12-4 Rangkaian Priority Encoder

PROSEDUR :

1. Buat Rangkaian Encoder 8x3 seperti gambar 12-2. Tuliskan hasilnya pada Tabel Kebenaran. Bandingkan Tabel Kebenaran yang anda buat dengan Tabel 12-1.

 Rangkaian 12-2 pada trainer

Dimisalkan :

I0=E I1=F I2=G I3=H I4=I

(6)
(7)

 Tabel Kebenaran yang di dapat dari trainer :

 Perbandingan tabel kebenaran yang di dapat dari trainer dengan Tabel 12-1

Hasil yang pada output tabel kebenaran 12-1 dengan tabel kebenaran yang diperoleh dari pembuatan memiliki niai yang sama.

2. Buat Rangkaian Priority Encoder seperti gambar 12-4. Tuliskan hasilnya pada Tabel Kebenaran. Bandingkan Tabel Kebenaran yang anda buat dengan Tabel 12-2.

 Rangkaian 12-4 pada trainer

(8)
(9)

 Tabel Kebenaran yang di dapat dari trainer :

 Perbandingan tabel kebenaran yang di dapat dari trainer dengan Tabel Kebenaran 12-2

Hasil yang pada output tabel kebenaran 12-2 dengan tabel kebenaran yang diperoleh dari pembuatan memiliki niai yang sama.

(10)

 Rangkaian pada trainer Misal :

Input : 0=A 1=B 2=C 3=D 4=E 5=F 6=G 7=H EI=I

(11)
(12)

 Tabel kebenaran yang diperoleh dari trainer :

(13)

A=D8+D9+D10+D11

B=D4+D5+D6+D7

C=D2+D3+D6+D7+D10+D11

D=D1+D3+D5+D7+D9+D11

 Trainer

Misal :

D1 = A D2 = B D3 = C D4 = D D5 = E

D6 = F D7 = G D8 = H D9 = I D10 = J D11=K

Output :

(14)
(15)
(16)

KESIMPULAN:

Melalui percobaan encoder ini, dapat mengetahui prinsip kerja dari rangkaian Encoder dan Priority Encoder . Mengetahui fungsi rangkaian Encoder, sebagai penerjemah salah satu input yang menjadi urutan bit-bit biner.

Gambar

Gambar 12-1. Blok Diagram Encoder
Gambar 12-2. Rangkaian Encoder 8x3
Tabel 12-2. Tabel Kebenaran Priority Encoder
Gambar 12-4 Rangkaian Priority Encoder
+2

Referensi

Dokumen terkait

- Dari hasil perbandingan table kebenaran sebelum dan sesudah disederhanakan pada rangkaian satu dapat disimpulkan bahwa variable yang di inputkan menjadi

Decoder adalah rangkaian logika yang menerima input –input biner dan mengaktifkan salah satu outputnya sesuai dengan urutan biner inputnya. Prinsip kerja

Rangkaian  terintegrasi  adalah  rangkaian  aplikasi yang terbentuk dari berbagai macam  gerbang logika. Rangkaian terintegrasi dapat  merupakan  kombinasi  dari 

Gerbang NOT CMOS Gerbang NAND CMOS Gerbang NOR CMOS Gerbang AND CMOS Gerbang OR CMOS Rangkaian Logika CMOS Gerbang Buffer Transmission Gate Buffer Tri-State (Tiga Keadaan) Gerbang

kode-kode biner, gerbang logika dasar,penyederhanaan rangkaian (minimisasi),3. perancangan rangkaian digital kombinasional, rangkaian dasar digital

Rangkaian ini dirancang menggunakan gerbang logika dan D flip-flop dengan melalui beberapa tahap diantaranya: identifikasi masalah, state diagram, tabel kebenaran,

Jika diberikan suatu tabel kebenaran dari suatu kasus maka kita bisa menggunakan metode SOP atau POS untuk merancang suatu rangkaian kombinasionalnya.. Seperti yang

adder dimana rangkaian memiliki 3 input dan 2 output, dengan 8 kombinasi input yang dilakukan, berdasarkan pada tabel kebenaran 3.2 ketika input rangkaian ketiganya 0 maka nilai output