SIMULASI KONVERTER A/D DELTA-SIGMA TINGKAT-1 DENGAN MENGGUNAKAN SIMULINK MATLAB

50

SIMULASI KONVERTER A/D DELTA-SIGMA TINGKAT-1

DENGAN MENGGUNAKAN SIMULINK

®

MATLAB

Ali Hanafiah Rambe

1)

1)_{Staf Pengajar Departemen Teknik Elektro, Fakultas Teknik USU}

Abstrak

Sebuah konverter A/D delta-sigma (∆-Σ) terdiri atas sebuah sample and hold (S/H), modulator ∆-Σ dan filter decimation digital. Istilah ∆-Σ berasal dari modulatornya yang memiliki differentiator (∆) dan integrator (Σ). Dengan teknik oversampling dan rangkaian umpan baliknya, konverter ini mampu menekan noise ke frekuensi yang lebih tinggi yang kemudian dapat dihilangkan dengan menggunakan sebuah LPF.

Pada tulisan ini akan disimulasikan sebuah konverter A/D ∆-Σ tingkat-1 dengan menggunakan simulink®

Matlab. Dari hasil simulasi diperoleh pada OSR = 64 dihasilkan frekuensi sampling sebesar 640 Hz, frekuensi cut-off LPF sebesar 40 Hz, time delay sebesar 0,29 detik dan sinyal error kuantisasi lebih kecil dari 0,2 Volt.

Kata-kata kunci : konverter A/D delta-sigma, sample and hold, modulator Δ-Σ, filter decimation, oversampling ratio, noise shaping.

Abstract

A delta-sigma (Δ-Σ) converter A/D consists of a sample and hold (S / H), Δ-Σ modulator and digital decimation filter. The term of Δ-Σ comes from the modulator that has a differentiator (Δ) and integrator (Σ). With oversampling techniques and the feedback circuit, this converter can push the noise to higher frequencies which can then be removed by using an LPF. In this paper simulated a first order Δ-Σ

converter A/D using Simulink® Matlab. From the simulation results obtained at OSR = 64 the resulting

sampling frequency is 640 Hz, the cut-off frequency of LPF is 40 Hz, delay time is 0.29 second and the quantization error signal is smaller than 0.2 Volt.

Keywords : konverter A/D delta-sigma, sample and hold, modulator Δ-Σ, filter decimation, oversampling ratio, noise shaping

.

1. Pendahuluan

Teknik konversi ∆-Σ (delta-sigma) atau Σ-∆ (sigma-delta) telah ada sejak pertengahan abad XX [1]. Teknik ini merupakan pengembangan dari sistem modulator-delta sehingga konverter A/D ∆-Σ disebut juga dengan Modulator Delta-Sigma. Istilah ∆-Σ berasal dari modulatornya yang memiliki differentiator (∆) dan integrator (Σ). Kemampuan modulator ∆-Σ yang dapat mengurangi noise kuantisasi dengan teknik

oversampling dan rangkaian umpan-baliknya (feedback) menjadikan modulator ini dikenal juga sebagai konverter A/D noise shaping (pembentuk noise) [1-5].

Konverter ∆-Σ banyak diaplikasikan untuk pengolahan sinyal pada sistem komunikasi dan audio digital [1],[2]. Hal yang menarik dari konverter ∆-Σ ini adalah dengan hanya metode atau teknik konversi yang sederhana dan murah

51 dapat dicapai resolusi bit yang cukup tinggi

(diatas 12 bit) [1][3].

2. Konverter A/D ∆-Σ

Sebuah konverter A/D ∆-Σ terdiri atas sebuah sample and hold (S/H), modulator ∆-Σ dan filter decimation digital seperti ditunjukkan pada Gambar 1 [3].

Gambar 1 Arsitektur Konverter A/D ∆-Σ

Sinyal masukan (input signal) yang berupa sinyal analog kontinu dicuplik oleh sebuah S/H (sample and hold) yang bekerja secara

oversampling sehingga diperoleh sinyal waktu

diskrit. Pada modulator ∆-Σ, sinyal waktu diskrit tersebut akan dikonversi menjadi aliran sinyal digital 1-bit dengan laju bit yang sangat tinggi. Filter decimation digital berfungsi untuk mengurangi laju aliran sinyal digital 1-bit (keluaran modulator) serta mengaprosimasikan-nya menjadi keluaran digital dengan N-bit.

3. Sample and Hold (S/H)

Sample and hold (S/H) atau disebut juga dengan track and hold (T/H) berfungsi sebagai

pencuplik sinyal masukan (Gambar 2), yaitu mengubah suatu sinyal analog waktu-kontinu menjadi sinyal waktu-diskrit bernilai kontinu, yang diperoleh dengan mengambil “cuplikan” sinyal waktu kontinu pada saat waktu diskrit. Secara matematis dapat ditulis [1][6] :

( ) ( ) |_{t nT} ( ) ( / _s) ( )

Xa t Xa t  Xa nT Xa n f x n (1)

Dimana Xa(t) adalah sinyal analog waktu-kontinu, T adalah interval pencuplikan (detik), fs

= laju pencuplikan (Hz) = 1/T, n = bilangan

bulat, -∞ < n < ∞, dan x(n) = sinyal waktu-diskrit bernilai kontinu.

Gambar 2 Sample and Hold (S/H) 4. Oversampling Ratio (OSR)

Konverter A/D ∆-Σ bekerja pada laju

oversampling, yaitu laju pencuplikannya lebih

besar dari laju Nyquist (fN). Laju oversampling

tersebut umumnya dituliskan sebagai perbandingan antara laju pencuplikan (fs) dan

laju Nyquist, yaitu [1][6][7]:

N s m s f f f f OSR    2 (2) dimana :

OSR = oversampling ratio

fs = laju pencuplikan

fm = frekuensi maksimum sinyal masukan analog fN = laju Nyquist

5. Modulator ∆-Σ Tingkat-1 (First Order)

Modulator ∆-Σ tingkat-satu memiliki sebuah

differentiator (∆) dan sebuah integrator (Σ)

seperti ditunjukkan pada Gambar 3 [3].

y_a(n) +Vref -Vref + -Differentiator Integrator Komparator x(n) y(n) DAC 1-bit Sinyal Digital (aliran bit serial) 1

0

d(n) s(n)

Gambar 3 Arsitektur Modulator ∆-Σ Tingkat-1

Pada differentiator, sinyal x(n) dikurangkan dengan sinyal ya(n). Keluaran dari differentiator,

d(n), dijumlahkan oleh integrator menghasilkan sinyal s(n). Kemudian sinyal s(n) dikuantisasi oleh pengkuantisasi 1-bit yang merupakan

Digital Decimation Filter Input Signal  Modulator Digital Output 1-bit S/H 1T 2T 3T 4T 5T 6T 7T 8T 0 Clock

52 sebuah komparator (pembanding). Jika s(n) > 0,

maka dihasilkan sinyal keluaran y(n) sebagai bit 1, dan untuk selainnya sebagai bit 0. Sinyal y(n) dikirimkan kembali ke differentiator melalui sebuah DAC 1-bit. Pada DAC 1-bit, sinyal y(n) diubah menjadi sinyal ya(n) yang bernilai ± vref

(tegangan referensi). Bit 1 dan bit 0 dari sinyal keluaran y(n) direpresentasikan masing-masing dengan tegangan vref (+) dan vref (-).

6. Model Linier Modulator ∆-Σ Tingkat-1

Modulator ∆-Σ tingkat-satu dapat digambarkan pada daerah Transformasi-Z (waktu diskrit), seperti ditunjukkan pada Gambar 4 [3],[4].

Gambar 4 Model Linier Modulator ∆-Σ

Tingkat-1

Sinyal masukan modulator ∆-Σ dilambangkan dengan X(z) dan sinyal keluarannya sebagai Y(z). Differentiator dilukiskan sebagai node pengurangan. Integrator dinyatakan sebagai I(z). Serta pengkuantisasi 1-bit dimodelkan dengan penambahan sumber noise kuantisasi E(z). Jika konverter D/A (DAC) 1-bit dianggap sebagai DAC ideal, maka sesuai dengan analisis sinyal waktu diskrit yang standar, fungsi transfer sinyal (STF) dan noise (NTF) dapat diberikan masing-masing dengan persamaan berikut [4] :

(3) (4)

Dari Persamaan (3) dan (4) di atas dilihat bahwa STF (signal transfer function) = z-1 dan NTF (noise transfer function) = (1-z-1). Hal ini menunjukkan bahwa sinyal masukan X(z)

mengalami penundaan (delay) dan sinyal noise E(z) akan mengalami pengalihan ke frekuensi yang lebih tinggi seperti ditunjukkan pada Gambar 5 [1-5][8].

Karakteristik sinyal noise tersebut identik dengan sebuah filter high-pass (lolos atas). Hal inilah yang dikenal sebagai teknik pembentukan noise (noise shaping) pada Konverter A/D ∆-Σ.

N(f)

fm fs

2 f

High Pass Filter

Gambar 5 Fungsi Alih Noise Modulator ∆-Σ

Tingkat-1

Dengan menggunakan LPF digital, maka sinyal noise kuantisasi E(z) tersebut dapat dihilangkan tanpa mempengaruhi karakteristik sinyal X(z). LPF digital tersebut merupakan bagian dari proses decimation (pengurangan) oleh filter digital FIR (finited impulse response).

7. Filter Decimation Digital

Filter decimation digital terdiri atas filter anti-aliasing, H(k), dan sebuah sample rate

compressor (pengurang laju cuplikan), seperti

ditunjukkan pada Gambar 6 berikut [1][8][9].

Gambar 6 Filter Cecimation Digital

Keluaran dari filter decimation digital tersebut dapat dinyatakan sebagai [8][9]:

(5) ( 6 ) 1 - z-1 z-1 + + X(z) I(z) = E(z) Y(z) + _   -1 E(z) 1 NTF = = 1 z X(z) 1 + I(z)  -1 Y(z) I(z) STF = = z X(z) 1 + I(z)    





k=-y(m) = w(mM) = h(k).x(mM- k) dimana : w(n) = h(k).x(n - k)

53

8. Model Konverter A/D ∆-Σ Tingkat-1

Untuk memodelkan sebuah konverter A/D ∆-Σ tingkat-1, maka sistem harus terdiri atas sebuah pembangkit sinyal analog, sebuah pencuplik, sebuah modulator ∆-Σ dengan penambahan kanal AWGN sebagai fungsi ketidaksempurnaan rangkaian modulator, sebuah decimation dan sebuah filter analog. Model dari konverter A/D ∆-Σ ini ditunjukkan pada Gambar 7.

Sampling

(OSR) + Integrator AWGN

- M1 M2 Stage-1Stage-2 Time Delay Decimation Comparator Delta-Sigma Modulator + -+Vref -Vref Digital Approximation Error Input Signal Bit Streams Analog Approximation LPF Analog Integrator Output + Noise

Gambar 7 Model Konverter A/D ∆-Σ

Tingkat-1

Adapun parameter-parameter dari model konverter A/D ∆-Σ tingkat-1 yang akan disimulasikan adalah sebagai berikut :

a. Sinyal masukan merupakan pembangkitan sinyal dengan persamaan :

x(t) = A sin( f t) + A cos( f t) + A sin( f t)1 2π1 2 2π2 3 2π3 (7)

dimana A1, A2, dan A3 merupakan nilai

amplitudo sinyal (volt), f1, f2, dan f3

merupakan nilai frekuensi sinyal (Hz) dan t adalah waktu (detik).

b. OSR (oversampling ratio) : merupakan pencuplikan sinyal masukan dengan laju pencuplikan yang dinyatakan dengan Persamaan (2). Jika fm = 5 Hz and OSR = 64,

berarti : fs = (2 x 5 x 64) = 640 Hz.

c. AWGN (additive white Gaussian noise). Penambahan noise pada keluaran integrator. Dinyatakan dalam dB (decibel), dengan range 0 – 100. (jika ‘0’ dapat dianggap noise sangat besar, dan jika ‘100’ dapat dianggap noise sangat kecil).

d. Vref (tegangan referensi) pada komparator (yang juga berfungsi sebagai kuantisasi 1-bit), berupa +Vr ef dan –Vr ef.

e. Decimation (downsampling) dengan 2 tingkat yaitu terdiri atas M1 dan M2.

f. Time delay: merupakan pengesetan delay dari sinyal masukan untuk membanding-kannya dengan sinyal aproksimasi analog.

9. Simulasi Konverter A/D ∆-Σ pada Simulink® Matlab

Untuk pemodelan dan simulasi konverter A/D ∆-Σ tingkat-1 pada Simulink® _{Matlab [10]}

ditunjukkan pada Gambar 8.

8 Xta 7 Err 6 Xtd 5 Yn2 4 Yn1 3 Sn 2 XnT 1 Xt Transport Delay Sample & Hold Quantizer 1-bit

( Comparator ) z -1 1-z -1 Integrator Out Input Signal x[4n] Decimation2 x[4n] Decimation1 butter Analog Filter Design AWGN AWGN Channel Input Signal Digitized Aproximation

Input Signal (Delayed) Error Analog Approximation

Gambar 8 Model Simulasi Konverter A/D ∆-Σ

pada Simulink® Matlab

Pada sinyal masukan, dimodelkan sebuah pembangkitan sinyal yang terdiri atas penjumlahan 3 buah sinyal dengan amplitude dan frekuensi yang berbeda. Bentuk model pembangkitan sinyal masukan ini diperlihatkan pada Gambar 9.

Gambar 9 Model Pembangkitan Sinyal

Masukan pada Simulink® Matlab Dimana Xt merupakan sinyal masukan yang dinyatakan seperti pada Persamaan (7). XnT merupakan sinyal tercuplik, Sn = keluaran

1 Out A3*sin(2*pi*f3*t) A2*Cos(2*pi*f2*t) A1*Sin(2*pi*f1*t) Input Signal

54 integrator ditambah noise, Yn1 sebagai keluaran

modulator berupa aliran bit (bit streams), Yn2 merupakan aproksimasi digital dan Xta sebagai aproksimasi analog.

10. Analisis Simulasi Konverter A/D ∆-Σ pada Simulink® Matlab

Dari model yang telah dirancang, selanjutnya diberikan nilai-nilai masukan parameter sebagai berikut : A1 = 0.2 [Volt] A2 = 0.5 [Volt] A3 = 0.3 [Volt] f1 = 2 [Hz] f2 = 3 [Hz] f3 = 5 [Hz] t = 2 [second] OSR = 64 [dimensionless] AWGN = 10 [dB] Vref = 1 [Volt] M1 = 4 [dimensionless] M2 = 4 [dimensionless]

Dari data masukan tersebut diperoleh : Frekuensi masukan maksimum (Fm) = 5 Hz. Frekuensi sampling (Fs) = 5 x 2 x 64 = 640 Hz. Frekuensi cut-off pada filter low-pass (Fc) = Fs / (M1 x M2) = 640 / 16 = 40 Hz.

Time delay = 0.29 detik. (time delay ini adalah

hasil pengesetan berdasarkan pengamatan, yang bertujuan untuk mendapatkan error yang lebih minimal/kecil).

Adapun sinyal yang dihasilkan dari masukan tersebut diperlihatkan pada Gambar 10.

0 0.2 0.4 0.6 0.8 1 1.2 1.4 1.6 1.8 2 -1 -0.8 -0.6 -0.4 -0.2 0 0.2 0.4 0.6 0.8 1 INPUT SIGNAL A m p li tu d e ( V o lt ) Time (Second) (a). 0 0.2 0.4 0.6 0.8 1 1.2 1.4 1.6 1.8 2 -1 -0.8 -0.6 -0.4 -0.2 0 0.2 0.4 0.6 0.8 1

INTEGRATOR OUTPUT + NOISE

A m p li tu d e ( V o lt ) Time (Second) (b). 0 0.02 0.04 0.06 0.08 0.1 0.12 0.14 0.16 0.18 0.2 -1 -0.8 -0.6 -0.4 -0.2 0 0.2 0.4 0.6 0.8 1 BIT STREAMS A m p li tu d e ( V o lt ) Time (Second) (c). 0 0.2 0.4 0.6 0.8 1 1.2 1.4 1.6 1.8 2 -1 -0.8 -0.6 -0.4 -0.2 0 0.2 0.4 0.6 0.8 1 DIGITAL APPROXIMATION A m p li tu d e ( V o lt ) Time (Second) (d).

55 0 0.2 0.4 0.6 0.8 1 1.2 1.4 1.6 1.8 2 -1 -0.8 -0.6 -0.4 -0.2 0 0.2 0.4 0.6 0.8 1 Time (Second) A m p li tu d e ( V o lt ) ANALOG APPROXIMATION

Input Signal Delayed Analog Approximation (e). 0 0.2 0.4 0.6 0.8 1 1.2 1.4 1.6 1.8 2 -1 -0.8 -0.6 -0.4 -0.2 0 0.2 0.4 0.6 0.8 1 ERROR SIGNAL A m p li tu d e ( V o lt ) Time (Second) (f).

Gambar 10 Sinyal Hasil Simulasi : (a). Sinyal

masukan, (b). Sinyal keluaran integrator + noise, (c). Sinyal aliran 1-bit (bit stream), (d). Sinyal

aproksimasi digital, (e). Sinyal aproksimasi analog, (f). Sinyal error

Sinyal aproksimasi analog diperoleh dari keluaran filter low-pass dengan frekuensi cut-off adalah 40 Hz. Dan sinyal error adalah selisih antara sinyal masukan yang ditunda (delayed) dan sinyal aproksimasi analog.

Jika data masukan untuk AWGN diubah menjadi bernilai 0 dan 100, maka sinyal keluaran integrator dan error yang dihasilkan masing-masing ditunjukkan pada Gambar 11 dan 12.

(a) (b)

Gambar 11 Sinyal Keluaran integrator + Noise

(a). pada AWGN = 0, (b). pada AWGN = 100

Pada saat AWGN = 0, terlihat noise sangat mempengaruhi keluaran integrator, sedangkan pada saat AWGN = 100, keluaran integrator menjadi lebih baik.

0 0.2 0.4 0.6 0.8 1 1.2 1.4 1.6 1.8 2 -1 -0.8 -0.6 -0.4 -0.2 0 0.2 0.4 0.6 0.8 1 ERROR SIGNAL A m p li tu d e ( V o lt ) Time (Second)

0 0.2 0.4 0.6 0.8 1 1.2 1.4 1.6 1.8 2 -1 -0.8 -0.6 -0.4 -0.2 0 0.2 0.4 0.6 0.8 1 ERROR SIGNAL A m p li t u d e ( V o lt ) Time (Second) (a) (b)

Gambar 12 Sinyal Error (a). pada AWGN = 0

(b). pada AWGN = 100

Akan tetapi perbedaan sinyal error yang dihasilkan dari kedua kondisi tersebut tidak terlalu signifikan, hal ini dikarenakan, keluaran integrator tersebut akan dikuantisasi oleh pengkuantisasi 1-bit berupa komparator. Jika keluaran integrator tersebut > 0 maka akan direpresentasikan dengan tegangan referensi positif (+Vref = +1) dan jika ≤ 0 maka akan direpresentasikan dengan tegangan referensi negatif (-Vref = -1). Jadi penambahan noise menjadi sangat besar atau kecil, tetap saja akan direpresentasikan sebagai +Vref atau –Vref. Hal ini merupakan salah satu keunggulan dari konverter A/D ∆-Σ, yaitu lebih handal terhadap noise atau yang dikenal sebagai konverter noise shaping. 0 0.2 0.4 0.6 0.8 1 1.2 1.4 1.6 1.8 2 -1 -0.8 -0.6 -0.4 -0.2 0 0.2 0.4 0.6 0.8 1

INTEGRATOR OUTPUT + NOISE

A m p lit ud e Time 0 0.2 0.4 0.6 0.8 1 1.2 1.4 1.6 1.8 2 -1 -0.8 -0.6 -0.4 -0.2 0 0.2 0.4 0.6 0.8 1

INTEGRATOR OUTPUT + NOISE

A m p lit u de Time

56 Dari sinyal yang dihasilkan terlihat bahwa

tegangan (amplitudo) sinyal masukan berkisar diantara -0,8 dan +1 (Gambar 10a), yang mana range tersebut masih dalam range tegangan referensi yaitu -1 dan +1. Jika range tegangan referensi (Vref) lebih kecil dari range tegangan sinyal masukan, misalkan Vref adalah +/- 0,2 volt, maka akan dihasilkan sinyal aproksimasi analog seperti ditunjukkan pada Gambar 13.

0 0.2 0.4 0.6 0.8 1 1.2 1.4 1.6 1.8 2 -1 -0.8 -0.6 -0.4 -0.2 0 0.2 0.4 0.6 0.8 1 Time (Second) A m p li tu d e ( V o lt ) ANALOG APPROXIMATION

Input Signal Delayed Analog Approximation

Gambar 13 Aprosimasi sinyal keluaran analog

yang dihasilkan jika Vref lebih kecil dari tegangan sinyal masukan.

Dari Gambar 12 di atas terlihat bahwa, sinyal aproksimasi analog sangat jauh berbeda dari sinyal masukan, hal ini menunjukkan bahwa, pengesetan tegangan referensi harus berada di atas range tegangan sinyal masukan.

Jika nilai OSR rendah maka perlu pengaturan / pengesetan faktor decimation (M1 dan M2). Untuk nilai OSR = 8, maka sebaiknya faktor decimation diset menjadi M1 = 2 dan M2 = 1. Hal ini dikarenakan pada nilai OSR = 8 tersebut laju aliran bit (bit stream) menjadi lebih kecil, sehingga decimation harus dikurangi juga agar sinyal aproksimasi dapat diperoleh dengan baik. Nilai M2 = 1, berarti bahwa sinyal yang melalui decimator stage-2 tidak mengalami pengurangan laju bit, akan tetapi hanya mengalami

penambahan delay, pada implementasinya stage-2 tersebut tidak diperlukan. Jadi cukup hanya satu (1) stage saja.

11. Kesimpulan

Pada tulisan ini telah disimulasikan konverter A/D ∆-Σ tingkat-1 yang terdiri atas sebuah S/H yang bekerja dengan teknik oversampling, sebuah modulator ∆-Σ tingkat-1 (yang tersusun dari sebuah differentiator dan sebuah integrator) dan sebuah filter decimation. Dari hasil simulasi dapat dilihat bagaimana pengaruh nilai OSR yang semakin tinggi akan menghasilkan nilai error kuantisasi yang semakin kecil. Pada OSR = 64 dihasilkan frekuensi sampling sebesar 640 Hz, frekuensi cut-off LPF sebesar 40 Hz, time delay sebesar 0,29 detik dan sinyal error kuantisasi lebih kecil dari 0,2 Volt. Adanya penambahan noise AWGN tidak mempengaruhi sinyal keluarannya. Hal ini menunjukkan kehandalan konverter A/D ∆-Σ terhadap noise.

Referensi

[1] Pervez M. Aziz, Henrik V.S, Jan Van Spiegel, “An Overview of Sigma-Delta Converters”, IEEE Signal Processing Magazine, Januari 1996.

[2] Ali Hanafiah R, “Aplikas Konverter A/D Delta Sigma pada Software Defined Radio”,

Jurnal Ensikom Departemen Teknik Elektro FT USU, 2005.

[3] Sangil Park, Ph. D., “Principles of Sigma Delta Modulation for ADC”, Motorola Digital Signal Processing (DSP), 1999.

[4] Mansour Keramat, “Design and Test Challenges of High Performances Data

57 Converter”, P2: Design of Track and Hold,

P4 : Oversampling A/D Conversion.

http://www.engr.uconn.edu

(download : Oktober 2010). [5] B. Boser, “EECS 247 Lecture 19 :

Oversampling”, EECS-BERKELEY, 2002.

[6] Scenix, “Sigma Delta ADC Virtual Peripheral”, Scenix, Inc., September 2003.

[7] Andrea Baschirotto, P. Malcovati, dan F. Maloberti, “A/D and D/A Converters”

http://www.imm.dtu.dk/courses/02911/Copen

hagen.pdf (download : Oktober 2010).

[8] Walt Kester, “ADC Architectures III: Sigma-Delta ADC Basics”, Analog Device, Oktober 2008.

[9] David Jarman, “A Brief Introduction to Sigma-Delta Conversion”, Intersil Corporation, May 1995.