STUDI KOMPARASI KENDALI HYSTERESIS TUNGGAL,
GANDA DAN PENYAKLARAN MAKSIMAL PADA
INVERTER SATU FASA
TUGAS AKHIR
Oleh :
Oky Suskarinta
01.50.0121
PROGRAM STUDI TEKNIK ELEKTRO
FAKULTAS TEKNOLOGI INDUSTRI
UNIVERSITAS KATOLIK SOEGIJAPRANATA
SEMARANG
2008
ii
PENGESAHAN
Laporan Tugas Akhir dengan judul :“ Studi Komparasi Kendali Hysteresis
Tunggal, Ganda Dan Penyaklaran Maksimal Pada Inverter Satu Fasa” diajukan
untuk memenuhi sebagian dari persyaratan dalam memperoleh gelar Sarjana
Teknik Elektro pada Program Studi Teknik Elektro di Fakultas Industri
Universitas Katolik Soegijapranata Semarang.
Laporan Tugas Akhir ini telah disetujui pada tanggal …..… Juni 2008 dan
siap untuk diajukan ke ujian tugas akhir.
Semarang,………Juni 2008
Menyetujui ;
Dosen Pembimbing,
Leonardus Heru P, ST. MT
N.P.P 058.I.2000.234
Mengetahui ;
Dekan Fakultas Teknologi Industri,
Leonardus Heru P, ST. MT
N.P.P 058.I.2000.234
iii
ABSTRAK
Kemajuan dalam bidang ilmu elektronika memegang peranan yang sangat penting. Inverter merupakan salah satunya. Inverter adalah alat yang mengubah tegangan DC masukan menjadi AC konstan/variable dengan frekuensi yang konstan/variabel pada sisi keluaran. Cara kerja inventer secara umum adalah pada membuka dan menutupnya saklar yang berkecepatan tinggi. Inverter satu fasa biasa digunakan sebagai aplikasi UPS (Uninteruptible Power Supply) daya kecil sampai menengah. Suatu kendali arus untuk mengendalikan arus keluaran inverter bisa digunakan untuk pembangkit kinerja. Pengendalian dengan hysteresis adalah salah satu pengendali yang umum namun banyak digunakan
karena faktor kesederhanaan dan kehandalan terhadap gangguan. Didalam tugas
akhir ini penulis akan mencoba membandingkan ketiga sistem yaitu dengan hysteresis tunggal, hysteresis ganda dan hysteresis ganda dengan penyaklaran maksimal.
Kata kunci: Inverter, frekuensi penyaklaran, UPS.
iv
KATA PENGANTAR
Puji syukur kepada Tuhan Yang Maha Esa atas segala karunia dan
kemurahan-Nya sehingga penyusunan laporan tugas akhir dengan judul; “ Studi
Komparasi Kendali Hysteresis Tunggal, Ganda Dan Penyaklaran Maksimal Pada
Inverter Satu Fasa” dapat terselesaikan dengan baik.
Laporan Tugas Akhir ini disusun sebagai salah satu syarat untuk
menyelesaikan pendidikan strata satu di Fakultas Teknologi Industri Universitas
Katolik Soegijapranata, Semarang.
Dalam menyelesaikan laporan Tugas Akhir ini, penulis banyak mendapat
bantuan dari berbagai pihak. Pada kesempatan ini, penulis ingin mengucapkan
terima kasih sedalam-dalamnya kepada:
1. Bapak Leonardus Heru P,ST,MT, selaku Dekan Fakultas Teknologi Industri
Universitas Katolik Soegijapranata Semarang sekaligus sebagai Pembimbing.
2. Ibu Thecla Brenda C., ST., MT, selaku Koordinator mata kuliah akhir.
3. Bapak FX Hendra P. ST. MT, Bapak Fl. Budi ST. MT, Bapak Dr.Ir.Ign
Slamet R, Bapak Yuli P. ST. MT, Bapak Erdhi ST.MT dan Ibu Risa ST.MT
yang sudah mengampu dan menjadi dosen sejati serta Bapak dan Ibu dosen
FTI lainnya beserta segenap staf tata usaha, Mas Agung beserta laboran FTI.
4. Kakak tercinta sekaligus orang tua saya, Mbak Septy dan Mas Andi juga
sikecil Genia, yang telah bersabar hati memotivasi dengan doa, dorongan,
didikan, dan bimbingan secara rohani dan jasmani.
v
5. Buat temen-temen yang sering ngumpul dirumah dan dilaboratoriom: Mas
tobon, Kak Gun, Dik erik, Dik Maya, Cah Mbahrowo, Manir, Jatmiko, Mbak
Sinta, Dik Lia Mboth, Nak Joko, Tedi, Bagas, Nyoto, Ceri, Tompels, terima
kasih atas masukan, komentar serta bantuannya.
6. Buat semua angkatan baik cowok maupun cewek dan buat temen-temen yang
namanya tidak tertulis disini mohon maaf dan terima kasih karena sudah ikut
membantu terselesaikannya tugas akhir ini.
Laporan tugas akhir ini masih jauh dari sempurna oleh karena itu penulis
mengharapkan kritik dan saran yang bersifat membangun. Akhir kata penulis
berharap semoga laporan tugas akhir ini dapat memberikan manfaat bagi semua
orang.
Semarang, ………….2008
Penulis
vi
2.1.1 Inverter Satu Fasa Jembatan Penuh ... 7
2.2 MOSFET ... 8
2.2.1 Enhancement-Mode Mosfet ... 8
2.3 ( Op-Amp ) Penguat Operasional ... 10
2.3.1 Penguat Membalik (Inverting)... 11
2.3.2 Penguat Tak Membalik (Non Inverting) ... 12
vii
2.3.3 Komparator ... 14
2.4 Flip-Flop S-R ... 15
2.5 Pewaktu IC 555 (timer IC 555 ) ... 17
BAB III PERANCANGAN SISTEM 3.1 Pendahuluan ... 20
3.4.1 XR 2206 Sebagai Pembangkit Gelombang Sinus ... 24
viii
BAB IV PENGUJIAN DAN ANALISA
4.1 Pendahuluan ... 38
4.2 Analisa Inverter Hysteresis Tunggal ... 38
4.3 Analisa Inverter Hysteresis Ganda ... 41
4.4. Analisa Inverter Hysteresis ganda dengan penyaklaran
maksimal ... 43
BAB V KESIMPULAN
5.1 Kesimpulan ... 47
5.2 Saran ... 47
DAFTAR PUSTAKA ... 48
ix
DAFTAR GAMBAR
Gambar 2.1 Rangkaian inverter satu fasa jembatan penuh ... 7
Gambar 2.2 Bentuk gelombang tegangan keluaran inverter segi empat jem batan penuh ... 7
Gambar 2.3 Enhancemen-mode MOSFET (a)Tak terbias;(b) Terbias ... 9
Gambar 2.4 Grafik EMOS (a) Kurva saluran (b) Kurva transkonduksi ... 9
Gambar 2.5 Simbol skematik EMOS (a) Saluran n; (b) Saluran p ... 10
Gambar 2.12 Rangkaian flip-flop S-R Yang Menggunakan Gerbang Nand 17 Gambar 2.13 Diagram Bentuk Gelombang Flip-Flop ... ... 17
Gambar 2.14 Rangkaian pewaktu 555 ... 18
Gambar 2.15 Blok diagram IC 555 ... 18
Gambar 2.16 Sinyal Pengisian Dan Pengosongan C Terhadap Keluaran IC 555 19 Gambar 2.17 Kurva Pengisan dan Pengosongan C... 19
Gambar 3.1 Blok Diagram Sistem Kendali dan Rangkaian Kontrol ... 20
Gambar 3.2 Rangkaian daya ... 21
Gambar 3.3 Rangkaian error amplifier ... 23
Gambar 3.4 Rangkaian XR 2206 sebagai pembangkit gelombang sinus . 25
x
Gambar 3.5 Gelombang sinus dari XR-2206... 25
Gambar 3.6 Rangkaian penguat gelombang sinus ... 26
Gambar 3.7 Rangkaian driver MOSFET ... 27
Gambar 3.8 Rangkaian kendali hysteresis ... 27
Gambar 3.9 Inverter satu fasa jembatan penuh kendali arus hysteresis tunggal 29 Gambar 3.10 (a) pita hysteresis tunggal (b) keluaran disisi jembatan saklar 27
Gambar 3.11 Inverter satu fasa jembatan penuh kendali arus hysteresis ganda 31 Gambar 3.12 (a)pengendali hysteresis ganda,(b)tegangan VAN,(c)tegangan VBN,dan (d) tegangan keluaran disisi jembatan saklar ... 32
Gambar 3.13 Rangkaian penyaklaran maksimal dengan JK flip-flop ... 34
Gambar 3.14 Sinyal logika (a) tegangan keluaran disisi jembatan saklar, (b) tambahan clock JK flip-flop dan (c) keluarannya... 36
Gambar 4.1 Tegangan keluaran inverter kendali hysteresis tunggal... 39
Gambar 4.2 Arus aktual dan referensi inverter hysteresis tunggal... 40
Gambar 4.3 Tegangan inverter hysteresis tunggal... 40
Gambar 4.4 Arus aktual dan referensi hysteresis tunggal... 40
Gambar 4.5 Tegangan keluaran inverter kendali hysteresis ganda... 41
Gambar 4.6 Arus dan referensi inverter hysteresis ganda... 42
Gambar 4.7 Tegangan inverter hysteresis ganda... 42
Gambar 4.8 Arus Aktual dan referensi Hysteresis ganda... 43
Gambar 4.9 Tegangan keluaran inverter pola penyaklaran maksimal ... 44
Gambar 4.10 Arus aktual dan referensi inverter dengan J-K flip-flop... 44
xi
Gambar 4.11 Frekuensi Clock ... 45
Gambar 4.12 Tegangan inverter hysteresis ganda dengan JK flip-flop... 45
Gambar 4.13 Arus aktual dan referensi hysteresis ganda dengan JK flip-flop 46
xii
DAFTAR TABEL
Tabel 2.1 Tabel Kebenaran Flip-Flop S-R ... 16
Tabel 3.1 Tabel Mode Penyaklaran Bipolar ... 21
Tabel 3.2 Tabel Mode Penyaklaran Unipolar ... 22
Tabel 3.3 Tabel Kebenaran J-K Flip-Flop ... 35
Tabel 4.1 Tabel Parameter Simulasi ... 38
1
