Computer Green3 Template - UNIKOM Kuliah Online

Quiz 2

FLIP-FLOP

Input R dan S tidak boleh dibalik. R harus selalu sejajar dengan Q’. Dan S harus selalu sejajar dengan Q.

• Pada SR- FF gerbang NAND, jika kedua input S dan R-nya sama-sama bernilai“1”, output akan sama dengan kondisi sebelumnya. Saat S dan R

sama-sama berlogika 0 disebut keadaan Avoid atau Forbidden karena kedua output memiliki logika yang sama.

•

S R Q Ket

0 0 1 1 DC

0 1 1 0 Set

1 0 0 1 Reset

1 1

Q_t-1 -₁ NC

t t

S-R Flip Flop (Set Reset FF)

dengan gerbang NAND

Tuliskan persamaannya dan buktikan..!!!

TSR clock FF (dengan NAND)

Output hanya akan ada jika ada logik 1 pada T, ketika T berlogik 0 maka output sama dengan

keadaan sebelumnya.

T S R Q_t Ket

0 X X

Q_t-1 -₁ NC

1 0 0 Q_t-1 -₁ NC

1 0 1 0 1 Reset

1 1 0 1 0 Set

1 1 1 1 1 DC

t

t t

Tuliskan persamaannya dan buktikan..!!!

D flip-flop

D flip-flop level triggered

Selama level, output masih dapat berubah sesuai data.

Ketika clk = 1, maka nilai input D akan muncul di output Q Ketika clk = 0, maka data di output Q akan termemory

Clk D Q_t Ket

0 0 Q_t-1 t- -₁ NC

0 1 Q_t-1 t- _-1 NC

1 0 0 1 Reset

1 1 1 0 Set

t t

t

Timing Diagram D Flip Flop

Pada flip-flop untuk menyerempakkan masukan yang diberikan pada kedua masukannya maka diperlukan sebuah clock untuk memungkinkan hal itu terjadi.

Clock yang dimaksud di sini adalah sinyal pulsa yang beberapa kondisinya dapat digunakan untuk memicu flip-flop untuk bekerja.

Ada beberapa kondisi clock yang biasa digunakan untuk menyerempakkan kerja flip-flop yaitu :

Tepi naik : yaitu saat perubahan

sinyal clock dari logika rendah (0) ke logika tinggi.

Tepi turun : yaitu saat perubahan sinyal clock dari logika tinggi (1) ke logika rendah (0).

Logika tinggi : yaitu saat sinyal clock berada dalam logika 1.

Logika rendah : yaitu saat sinyal clock berada dalam logika 0.

Gambarkan Timing Diagramnya 1. Gambarkan timing diagram

keluaran dari JK flip flop jika masukan J = 1001011101 dan K = 0011001111

2. Gambarkan timing diagram

keluaran dari SR flip flop jika

masukan S = 1001011101 dan

R = 0011001111

JK flip-flop

Sebuah JK-FF adalah SR-FF yang telah dimodifikasi sedemikian rupa.

Sebuah JK-FF dibentuk dari SR-FF dengan tambahan gerbang AND pada sisi input SR-nya. Dengan tambahan tersebut, apabila input J dan K keduanya bernilai “1” akan membuat kondisi output berikutnya menjadi kebalikan dari kondisi output sebelumnya. Keadaan ini dinamakan Toggle.

JK-FF asinkron

J K

Q_{t Qt} Ket

0 0

Q_t-1 Qt-₁ Memory

0 1 0 1 Reset

1 0 1 0 Set

1 1 t-₁ Q_t-1 Toggle

t

t t

Tuliskan persamaannya dan buktikan..!!!

JK-FF Sinkron

Clk J K Q_t Ket

0 X X Q_t-1 t-₁ Memory

0 0

Q_t-1 t-₁ Memory

0 1 0 1 Reset

1 0 1 0 Set

1 1 _tt-₁ Q_t-1 Toggle

t t t

Tuliskan persamaannya dan buktikan..!!!

Master-Slave JK-FF dibentuk dari dua buah SR- FF, dimana operasi dari kedua SR-FF tersebut dilakukan secara bergantian, dengan memberikan input Clock yang berlawanan pada kedua SR-FF tersebut.

MASTER SLAVE JK-FF

Clk J K Q_{t t} Ket

0 X X

Q_t-1 t-₁ Memory

1 0 0

Q_t-1 t-₁ Memory

1 0 1 0 1 Reset

1 1 0 1 0 Set

1 1 1 t-₁ Q_t-1 Toggle

t t t

Tuliskan persamaannya dan buktikan..!!!

T flip-flop (toggle flip-flop)

 Sebuah T-FF dapat dibentuk dari SR-FF maupun dari JK-FF, karena pada kenyataan, IC T-FF tidak tersedia di pasaran. Rangkaian T-FF dibentuk dari SR-FF dengan memanfaatkan hubungan Set dan Reset serta output Q dan Q’ yang diumpan balik ke input S dan R.

 Sedangkan rangkaian T-FF yang dibentuk dari JK-FF yang kedua masukannya (J dan K)

digabungkan menjadi satu sehingga hanya ada satu jalan masuk. Karakteristik dari flip flop ini adalah kondisi dari keluaran akan selalu toggle atau selalu berlawanan dengan kondisi

sebelumnya apabila diberikan masukan logika 1.

Sementara itu kondisi keluaran akan tetap atau

akan sama dengan kondisi keluaran sebelumnya

bila diberi masukan logika 0.

Tuliskan persamaannya dan buktikan..!!!

TERIMA KASIH ATAS PERHATIAN NYA!!!