1. PENDAHULUAN
Sistem transmisi PDH sebagai pelopor digitalisasi muncul tahun 1970-an, dengan jaringan transmisi menggunakan lapian-lapisan yang saling berhubungan, sedangkan teknologi SDH baru digunakan pada tahun 1992.
Berkembangnya sistem transmisi SDH, telah banyak distandarisasi dari CCITT, sehingga setiap sistem SDH dapat dihubungkan kepada sebuah sistem SDH dari vendor yang berlainan. Dengan adanya standarisasi perangkat SDH untuk setiap vendor memungkinkan sebuah operator dapat menentukan di dalam daerah cakupannya ditempatkan perangkat SDH dari berbagai vendor, yang diinstalasi tanpa membutuhkan interface antar perangkat tersebut.
Sistem transmisi PDH merupakan sistem yang mentransmisikan sinyal mulai dari level 2 Mbit/s sampai dengan level 140 Mbit/s, melalui suatu multiplex bertingkat, sedangkan sistem transmisi SDH mampu mentransmisikan sinyal sampai kecepatan 10 Gbit/s merupakan sistem lebih handal dibandingkan PDH, baik dari segi kapasitas, manajemen, proteksi, dan efesiensi perangkat jaringan.
Sebagian besar perangkat PDH telah diinstal terlebih dahulu, sedangkan SDH belum lama.
Numun perangkat PDH masih tetap dibutuhkan terutama untuk daerah yang membutuhkan kapasitas di bawah 140 Mbps.
Oleh sebab itu diperlukan interface yang dapat menintegrasikan antara perangkat PDH dan SDH.
2. METODA MULTIPLEXING PADA SISTEM PDH.
Teknologi yang mendasari perubahan sinyal analog ke sinyal digital atau dan sebaliknya dari sinyal digital ke sinyal analog adalah Pulse Code Modulation (PCM).
Dari PCM inilah terbentuk suatu sistem transmisi digital pertama yaitu sistem Plesiochronous Digital Hierarchy (PDH).dan untuk menggabungkan sinyal-sinyal digital yang akan dikirim digunakan perangkat multiplexer. dengan sistem pengiriman sinyal Time Division Multiplexing.
Teknologi multipleks dengan sistem PDH secara umum merupakan penggabungan empat sinyal dengan laju bit yang lebih rendah menjadi satu dengan deretan bit yang mempunyai kecepatan empat kali lebih tinggi pada arah kirim, dan mendapatkan atau memecahkan kembali sinyal asli pada arah terima. Proses tersebut dilaksanakan dengan bit interleaving yaitu dengan pengambilan dan penyisipan sinyal digital sebagai masukan bit demi bit.
Masukan bit-bit tersebut biasanya berasal dari sumber yang berbeda pula, akibatnya akan terjadi aliran masuk yang tidak sinkron. Sinyal digital ini disebut Plesiochronous. Sinyal ini mempunyai kecepatan bit yang secara nominal sama tetapi kenyataannya berbeda dalam batas toleransi yang diijinkan.
INTEGRASI TRANSMISI PLESIOCHRONOUS DIGITAL HIERARCHY (PDH) DENGAN SYNCHRONOUS DIGITAL HIERARCHY (SDH)
Oleh :
Waryani, Dede Suhendi dan Agustini Rodiah Mahdi Abstrak
Teknologi Transmisi Plesiochronous Digital Hierarchy (PDH) tidak mungkin ditinggalkan dalam sistem Teknik Transmisi, meskipun teknologi Transmisi sudah mulai beralih ke transmisi Synchronous Digital Hirarchy (SDH) karena untuk transmisi dengan kapasitas rendah tetap memerlukan teknologi PDH.
SDH mempunyai kecepatan transmisi terendah sebesar 155 Mbps, sedangkan PDH dari 2 Mbps sampai dengan 140 Mbps. Oleh karena itu agar dapat saling terintegrasi antara PDH dan SDH diperlukan interface agar transmisi PDH tetap dapat dipergunakan walaupun semua sistem transmisi untuk backbone sudah mempergunakan transmisi SDH.
Dalam tulisan ini akan dijelaskan mengenai integrasi antara PDH dan SDH untuk kecepatan transmisi 2 Mbps, 8 Mbps, 34 Mbps dan 140 Mbps. Dengan telah terintegrasinya antara teknologi PDH dan SDH perangkat PDH tetap dapat dipergunakan terutama untuk yang mempunyai kecepatan transmisi dibawah 155 Mbps.
Kata-kata kunci : tranmisi, backbone, interface,interleaving, integrasi, biner, modulation, equalizer, loop, overhead, module, bit, hirachi..
66
8 4x2
2
4x8 4x34
4x140
34 140
565
Subcribers
123 456 789
*8#
123 456 789
*8#
123 456 789
*8#
123 456 789
*8#
Orde - 1 Orde - 2
Orde - 3 Primary Multiplexing Higher Order Multiplexing
2.048 kBit/s 8.448 kBit/s
34.368 kBit/s 139.264 kBit/s Ch 1
Ch 2
Ch 3
Ch 30
Orde - 4
Untuk mengatasi sedikit perbedaan kecepatan arus bit tersebut disisipkan suatu bit pengontrol yang disebut justification bit pada arah kirim, untuk kemudian dideteksi dan diambil kembali di bagian penerima sehingga diperoleh deretan bit yang sinkron.
Pada arah kirim kecepatan bit yang lebih tinggi pada keluarannya memungkinkan disisipkan bit- bit tambahan yang berfungsi untuk pengontrolan dan pengawasan dari hubungan antar multipleks.
Bit-bit tambahan tersebut terdiri dari : Frame Aligment Word (FAW) yang berfungsi untuk sinkronisasi.
1) Justification Bit dan Justifying Bit sebagai kontrol untuk sinkronisasi dari perbedaan kecepatan arus bit masukan.
2) Bit-bit yang berfungsi sebagai indikasi jika terjadi alarm atau gangguan pada hubungan antar multipleks tersebut.
3) Bit-bit yang berfungsi untuk fasilitas cadangan.
3. SISTEM PLESIOCHRONOUS TDM.
Susunan multiplexing dari Sistem Time Division Multiplex (TDM) pada dasarnya dapat dibagi menjadi dua bagian sebagaimana uraian berikut : 3.1 Primary Digital Multiplex
Primari Digital Multiplex atau yang disebut juga sistem TDM utama, yaitu sinyal informasi yang akan digabungkan menjadi sinyal analog, sedangkan harga daya sinyalnya bervariasi secara kontinyu dan sebelum proses multipleks biasanya diubah dahulu menjadi bentuk kode biner dengan cara teknik Pulse Code Modulation (PCM).
Pada primary TDM ini sinyal informasi berupa sinyal analog di sampling, dan dari perbedaan amplitudo tiap-tiap sampel sinyal tersebut ditaksir harganya yang dinamakan proses Pulse Amplitudo Modulation (PAM) lalu diubah dalam bentuk kode-kode biner melalui teknik PCM. Untuk 1 kanal sinyal informasi dapat dihitung bit ratenya berdasarkan perkalian antara jumlah sampel per sinyal telepon dengan jumlah bit per sinyal telepon (8 bit).
3.1.1 High Order Digital Multiplex
High Order Digital Multiplex atau multipleks orde tinggi yang disebut juga sistem Plesiochronous TDM, yaitu sinyal informasi yang akan di gabungkan sudah berupa sinyal digital atau dalam bentuk kode biner dimana sinyal dasar dari high order digital multiplex ini memiliki bit rate 2,048 Mbit/s, yaitu dari penggabungan 30 kanal sinyal
informasi ditambah 1 sinyal sinkronisasi dan 1 sinyal untuk signaling. (Gambar 1).
Gambar 1. Struktur SDH Multiplexing
Adapun perhitungan bit rate dari sinyal dasar high order digital multiplex merupakan perkalian jumlah sampel persinyal telepon dengan jumlah bit drop 1 frame ( 256 bit).
3.1.2 High Order Multiplex
High Order Multiplex adalah suatu perangkat yang memproses penggabungan beberapa sinyal digital pararel menjadi satu sinyal digital serial, yang mempunyai kecepatan bit yang lebih tinggi. Pada Multipleks digital orde 2, 3 dan 4 atau disebut juga dengan High Order Digital Multipleks mempunyai rangkaian sama yang terdiri dari :
1) Input Stage ; Sinyal input yang datang sebanyak 4 jalur, akan diproses pada unit input stage berupa penguatan Equalizer dan perubahan dari sinyal bipolar menjadi unipolar lalu diteruskan ke unit Block Converter Tx.
2) Block Converter ;Pada Block Converter Tx sinyal akan disinkronkan melalui proses justifikasi pada Buffer Memory atau Elastic store yang dicatu oleh Crystal Oscillator dan ditambahkan dengan bit pelayanan dan Alarm, sehingga kecepatan bitnya lebih tinggi.
3) Multiplex ;Unit Multipleks akan menggabungkan 4 sinyal yang dikirim dari unit Block Converter Tx sehingga menghasilkan satu sinyal digital serial yang kecepatannya 4 kali lebih besar dari sinyal input yang masuk pada unit Multipleks.
4) Output Stage; Pada unit Output Stage, sinyal yang dikirim dari unit multipleks dalam bentuk unipolar lalu dirubah dalam bentuk bipolar dan dikirim ke perangkat selanjutnya.
5) Crystal Oscillator ; Crystal Oscillator berfungsi membangkitkan sinyal pulsa sinkronisasi antara saklar multiplexer di sisi pengirim dan saklar Demultiplexer di sisi penerima. Pada (Gambar 2). di bawah ini diilustrasikan blok diagram dari High Order Multiplex.
Deultiplexer
PLL PLL PLL PLL
Output Stage Output Stage Output Stage Output Stage
Output 1
Output 2
Output 3
Output 4 Converter
Rx Converter
Rx Converter
Rx Converter
Rx
Crystal Oscillator Input
Stage Input Input
Stage Input Stage Input Stage Input Stage
Converter Tx Converter
Tx Converter
Tx Converter
Tx
Multiplexer
Crystal Oscillator
Output Stage Input 1
Input 2
Input 3
Input 4
Output
4. STRUKTUR FRAME HIGH ORDER MULTIPLEX
High Order Multiplex memiliki beberapa tingkatan dalam menghasilkan level atau tingkatan yang paling tinggi, pada sistem PDH 140 Mbit/s sinyal tertinggi.
Struktur Frame High Order Multiplex antara lain :
Gambar 2. Diagram Blok High Order Multiplex
4.1 Struktur Frame 2 Mbit/s
Pada struktur frame 2 Mbit/s, yaitu pada multipleks digital orde-1 merupakan penggabungan 30 sinyal tributary yang akan menghasilkan sinyal 2,048 Mbit/s, dengan menggunakan proses tehnik PCM 30, yang selanjutnya sinyal tersebut menjadi sinyal input dari High Order Multiplex Orde-2.
4.2 Struktur Frame 8 Mbit/s
Sruktur Frame 8 Mbit/s, pada multipleks Digital Orde-2 output sinyalnya mempunyai kecepatan bit sebesar 8,448 Mbit/s dan selanjutnya akan diteruskan sebagai sinyal input pada Multipleks Digital Orde-3. Struktur Frame dari sinyal 8,448 Mbit/s mempunyai ukuran Panjang Frame sebesar 848 bit yang terdiri dari 4 set dan tiap-tiap setnya berisi 212 bit.
4.3 Struktur Frame 34 Mbit/s
Pada struktur Frame 34 Mbit/s yaitu pada multipleks Digital Orde-3 output sinyalnya mempunyai kecepatan bit sebesar 34,368 Mbit/s dan selanjutnya akan diteruskan sebagai sinyal input pada Multipleks Digital Orde-4. Struktur Frame dari sinyal 34,368 Mbit/s mempunyai ukuran panjang Frame sebesar 1.536 bit yang terdiri dari 4 set dan tiap-tiap setnya berisi 384 bit.
4.4 Struktur Frame 140 Mbit/s
Pada struktur Frame 140 Mbit/s yaitu pada multipleks digital orde-4 output sinyalnya mempunyai kecepatan bit sebesar 139,264 Mbit/s
dan selanjutnya akan diteruskan sebagai sinyal input pada saluran transmisi. Struktur Frame dari sinyal 139,264 Mbit/s mempunyai ukuran Panjang Frame sebesar 2.928 bit yang terdiri dari 6 set dan tiap-tiap Setnya berisi 732 bit.
4.4.1 High Order Demultiplex
High Order Demultiplex mempunyai karakteristik kebalikan dengan Multipleks orde tinggi, yaitu suatu perangkat yang memproses penguraian satu sinyal digital serial menjadi beberapa sinyal digital paralel. Pada Demultipleks Digital orde-2, 3 dan 4 yang disebut juga High Order Digital Demultipleks mempunyai rangkaian yang sama, blok diagram dari High Order Demultiplex dapat dilihat pada gambar 3. di bawah ini.
Gambar 3. Diagram Blok High Order Demultiplex
1). Input Stage ; Sinyal input yang datang akan diproses pada unit Input Stage berupa Penguatan Equalizer dan perubahan dari sinyal bipolar menjadi unipolar lalu diteruskan ke unit Demultiplex.
2). Demultiplex ; Pada Unit Demultipex sinyal digital serial akan diuraikan menjadi 4 sinyal digital pararel, yang kecepatan bitnya lebih rendah dari sinyal inputnya.
lalu dikirimkan ke masing-masing unit Block Converter Rx
3). Crystal Oscillator; Crystal Oscillator berfungsi untuk membangkitkan sinyal pulsa yang digunakan sebagai sinkronisasi antara saklar multiplexer disisi pengirim dan saklar Demultiplexer di sisi penerima.
4). Block Converter Rx ; Pada Block Converter Rx sinyal akan disinkronkan melalui proses justifikasi pada Buffer Memory yang dicatu dari PLL (Phase Locked Loop) dan dikeluarkan bit pelayanan dan Alarm sehingga kecepatan bitnya lebih rendah.
5). Phase Locked Loop (PLL); pada unit PLL akan
meregenerasikan sinyal utama dan sinyal pewaktuan (clock), lalu diteruskan ke unit Output Stage.
6). Output Stage; Pada unit Output Stage sinyal yang dikirim dari unit PLL dalam bentuk unipolar lalu dirubah kedalam
68
bentuk bipolar dan dikirimkan keperangkat selanjutnya. Sedangkan rangkaian sinkronisasi mendeteksi Frame Aligment Word yang menentukan awal dari tiap-tiap bit Tributary dimana posisi Frame disusun.
Ini berarti bahwa Demultipleks menghasilkan penguraian bit per bit yang dikirimkan ke setiap tributary. Apabila terdeteksi suatu kekeliruan pada Frame Aligment Word selama 4 frame berturut- turut, maka akan memberikan alarm yang berarti loss of frame. Apabila terjadi Loss of Frame, Loss of Synchronization atau Loss of Signal, maka akan disisipkan sinyal AIS yang berharga bit 1 terus menerus.
Deteksi bit Justifikasi Control C dalam blok Converter Rx akan mengevaluasi status dari bit jastifikasi J apakah stuffing atau informasi.
Apabila stuffing maka memberikan off Switch untuk tidak menuliskan data, sedangkan jika informasi akan menuliskan data dalam Buffer memory.
Pembacaan pada Buffer Memory harus dilakukan dengan suatu clock yang konstan dan sesuai dengan kecepatan bit pada awal pembentukannya pada sisi kirim. Karena itu penempatan dari sirkit PLL adalah guna mengembalikan sinyal dalam bentuk aslinya. Rangkaian-rangkain ini mempunyai karakteristik yang berkebalikan dengan sisi kirim, sehingga seluruh informasi yang masuk kedalam
Block Coverter Rx akan dihasilkan sesuai dengan aslinya tanpa kehilangan informasi. Bit pemeliharaan (service bit) yang dideteksi akan disalurkan ke sirkit alarm yang menginformasikan ada tidaknya gangguan pada sisi lawan.
4.5 Karakteristik Jaringan SDH
Synchronous Digital hierarchy (SDH) merupakan salah satu standarisasi dari jaringan telekomunikasi yang memberikan kecepatan tinggi dan kapasitas yang besar. SDH merupakan sistem pengangkutan digital sinkron yang bertujuan menyediakan infrastruktur jaringan telekomu- nikasi yang lebih sederhana, ekonomis dan fleksibel.
SDH adalah suatu sistem hirarki multiplexing dalam jaringan telekomunikasi yang beroperasi terutama pada kanal-kanal transmisi fiber optik.
SDH dirancang untuk hubungan data digital berkecepatan tinggi dan menggunakan sistem synchronous antara komponen-komponen dalam jaringan. Teknik Multipleksing yang digunakan dalam SDH berbasis pada teknik TDM dan transmisi yang digunakan adalah synchronous.
Kanal dasar yang digunakan dalam SDH adalah 64 Kbit/s suara pada teknik PCM.
Sistem SDH merupakan proses multiplex sinyal tributary secara multiplexing sinkron yang pembentukan sinyalnya melalui elemen jaringan Digital yaitu : Terminal multiplexer, Add/Drop Multiplexer (ADM), dan Digital Cross-Connect (DXC) dan akhirnya ditransmisikan dan diregenerasikan dalam saluran transmisi.
Pengertian sinkron dalam SDH adalah untuk menunjukan bahwa proses multiplexing sinyal- sinyal tributary plesiochronous kedalam mode sinyal synchronous mengadopsi struktur multiplexing sinkron.
Jaringan transmisi sinkron merupakan usaha untuk menyatukan berbagai hirarki digital yang telah ada dan membentuk hirarki digital baru, yang mendukung berbagai jenis pelayanan sinyal kecepatan tinggi dan rendah. Sehingga jaringan bisa dikembangkan dari jaringan komunikasi plesiochronous atau plesiochronous Digital Hierarchy (PDH) yang telah dipakai selamam ini, yang selanjutnya memultiplex keberadaan tributary PDH dalam metoda sinkron. Sistem jaringan SDH tidak harus pararel (overlay) dengan PDH, karena dengan sinyal digital input 2 Mbit/s di bagian sentral sudah dapat dilakukan proses multiplexing sinkron.
Saat ini jaringan transmisi dibedakan atas tiga hirarki ditinjau dari negara penyedia perangkat telekomunikasi (vendor), seperti pada tabel 1.
berikut ini :
Tabel 1. Level Hirarki PDH Hirarki dasar
Level Hirarki
Hirarki dasar
1,544 Mbit/s 2,048
Mbit/s
USA Jepang
1
2
3
4
Eropa 1,544
Mbit/s 6,312 Mbit/s 44,736 Mbit/s
1,544 Mbit/s 6,312 Mbit/s 32,064 Mbit/s 97,728 Mbit/s
2,048 Mbit/s 8,448 Mbit/s 34,368 Mbit/s 139,264 Mbit/s
Dengan SDH akan merubah kondisi ini menjadi fasilitas interkoneksi yang memberikan kompabilitas perangkat transmisi. Dengan SDH akan mendukung jaringan dari berbagai vendor secara uniform dengan manajemen jaringan berdasarkan antarmuka node jaringan (Network Node Interface/NNI) yang distandarkan oleh CCIT, dimana level hirarki SDH dapat dilihat pada tabel 2. berikut di bawah :
Tabel 2. Level Hirarki SDH SDH
Bit Rate Level Sinyal
155,520 Mbit/s 622,080 Mbit/s 2.488, 320 Mbit/s
9.953,280 bit/s
1 4 16 64
STM-1 STM-4 STM-16 STM-64
Struktur multiplexing SDH mengijinkan sinyal- sinyal plesiochronous dari berbagai vendor dimultiplex secara langsung dan sederhana ke sinyal STM-1, untuk keorde bit rate yang lebih tinggi akan dimultiplexing secara byte interleaved, misalnya dari sinyal STM-1 ke STM-4 seterusnya ke STM-16 san STM-64. Keuntungan penggunaan SDH adalah :
1) Teknik multiplexing/demultiplexing sederhana 2) Akses langsung untuk tributari-tributari
kecepatan rendah.
3) Peningkatan kemampuan Operasi dan Pemeliharaan
4) Kemudahan transisi ke bit rate yang lebih tinggi.
STM-N : Synchronous Transport Module N AUG : Administrative Unit Group AUX-x : Administrative Unit VC-x : Virtual Container TUG-x : Tributary Unit Group TU-x : Tributary Unit C-x : Container D-x : PDH Signal Level
Gambar 4. Strktur Multiplexing Sinkron 4.6 Struktur Multiplexing SDH
Multiplexing fungsi utamanya untuk memultiplex sinyal digital yang mempunyai laju bit lebih tinggi dan mentransmisikan informasi yang besar itu secara efisien, tujuan multiplexing sinkron adalah membangun sinyal STM-1 dan selanjutnya tanpa penambahan sinyal kontrol dan bit stuffing dapat langsung di multiplex secara byte interleaved
membentuk STM-4 atau ke yang lebih tinggi.
Struktur multiplexing SDH dalam prosesnya dapat dilihat pada gambar 4.
Pada tingkat pertama dari multiplexing sinkron, masing-masing tributary dipetakan kedalam Container (C) yang sesuai dengan bit-rate-nya, di dalam Container sinyal tributary ditambahkan dengan path Overhead (POH) untuk membentuk Virtual Container (VC), sinyal pada VC ditambahkan dengan pointer untuk membentuk tributary Unit (TU), TU dimultiplex secara byte interleaved menjadi TUG, tergantung jalan yang diambil untuk menuju orde yang lebih tinggi (higher orde), selanjutnya TUG akan menjadi Administrasi Unit (AU) jika pada orde lebih tinggi VC dipetakan ke STM-1 tanpa melalui VC lain.
4.7 Elemen Sinyal SDH
Elemen sinyal yang membentuk struktur multilexing SDH meliputi : Container (C), Virtual Container (VC), Tributary Unit (TU), Tributary Unit Group (TUG), Administrative Unit Group (AUG) dan Syncronous Transport Module (STM).
1) Container ; Container merupakan unit dasar payload dari SDH, berfungsi membawa informasi end-user dan memiliki kapasitas yang berbeda yang membuatnya sesuai dengan berbagai jenis bit rate dari sistem Plesiochronous.
Tabel 3. Tingkatan Level Container Kecepatan
Bit Sinyal
PDH
Jenis
Container Level Nama Container
Kapasitas Container
1.544 Kbit/s
2.048 Kbit/s
6.312 Kbit/s
34.368 Kbit/s
Low Order
1
1
2
3
C-11
C-12
C-2
C-31
25 Byte
34 Byte
106Byte
756 Byte 44.736
Kbit/s 139.264 Kbit/s
High Order
3
4
C-32
C-4
774 Byte
2.340 yte
Setiap informasi sinyal digital yang masuk akan disusun kedalam container yang mempunyai kapasitas yang telah ditentukan, sesuai dengan kecepatan bit dan tingkat level yang mempunyai durasi waktu sebesar 125 μs. Container didefinisikan sebagai suatu wadah yang dapat menampung byte-byte informasi sinyal digital baik sinkron maupun asinkron dalam jumlah yang telah ditetapkan.
AUG STM-N
D3 C-3
D4 C-4
TU-3 VC-3
AU-3 VC-3
AU-4 VC-4
TUG-3
TUG-2
TU-12 VC-12
D11 C-11 TU-11 VC-11
TU-2 VC-2
x N x 1
x 3
x 3
x 1
x 7
x 7
x 1
x 3
x 4
140Mb/s
34Mb/s 45Mb/s
6Mb/s
2Mb/s
1.5Mb/s
SDH
D12 C-12
D2 C-2
Pointer Processing Multiplexing Aligning Mapping
PDH
70
1 2 3 4 5 6 7 8 9
1 2 3 4 5 6 7 8 9
AU POINTER
A1 A1 A1 A2 A2 A2 C1 X* X*
B1 E1 F1 X X
D1 D2 D3
B2 B2 B2 K1 K2
D4 D5 D6
D7 D8 D9
D10 D11 D12
S1 Z1 Z1 Z2 Z2 M1 E2 X X
(a)
1 2 3 4 5 6 7 8 9
X* ……….. X*
X ……….. X
AU POINTER A1
B1 D1
A1 ………….. A1 A2 E1 D2
A2 ……….. A2 C1 F1 D3
B2 D4
B2 ……….. B2 K1 D5
K2 D6
D7 D8 D9
D10 D11 D12
S1 Z1 ……….. Z1 Z2 Z2 ……….. M1 E2 C1 C1 C1
X X X
X ………. X
1 2 12 13 24 25 28 29 36
(b)
Pada umumnya Container berisi bit-bit informasi, Stuffing, Overhead, Justification Opportunity dan Justifikation Control.
Sedangkan jenis Container dibagi dalam Low Order Container dan High Order Container.
Tabel 3. di bawah ini merupakan pembagian level dari bit rate dari sinyal yang ada pada Container.
2) Virtual Container ; Virtual Container adalah struktur informasi yang digunakan untuk mendukung hubungan lapisan path (path layer connection) yang mendukung informasi payload dan POH. VC juga sebagai struktur informasi yang mengangkut berbagai ukuran informasi serta sebagai unit prosesing dalam sistem SDH. Mengandung payload berkesesuaian dengan payload yang membawa informasi data dan POH, bagian payload berkesesuaian dengan Container dan keseluruhan frame VC diulang setiap 125 s atau 500 s. VC dikatagorikan dalam empat kelas yaitu : VC-1 (terbagi dalam VC-11 dan VC-12), VC-2, VC-3, dan VC-4.
3) Tributari Unit ; TU merupakan struktur informasi yang menyediakan adaptasi antara lower order path dengan higer order path layer. Ini berarti bahwa orde rendah VC (yaitu VC-1 dan VC-2) dapat dipetakan ke orde yang lebih tinggi VC (yaitu VC-3 dan VC-4) melalui TU atau TUG. TU merupakan VC yang telah disesuaikan dengan penambahan Pointer.
4) Tributary Unit Group Aturan dari TUG adalah mengumpulkan satu atau lebih TU dan muatannya ke lokasi tetap atas payload dari higer order VC. TUG dibentuk tanpa penambahan overhead pada TU.Ada dua kelas TUG yaitu TUG-2 yang mengandung gabungan serba sama dari 4 TU-11 atau langsung sebuah TU-2 sedangkan TUG-3 yang dibentuk dari gabungan 7 TUG-2 atau 1 TU-3.
5) Administrative Unit ; Administratif Unit (AU) adalah struktur informasi yang menyediakan adaptasi antara higher orde VC dengan STM-N. AU terdiri dari higher order VC dan AU-PTR (Pointer yang menandakan tingkat offset dari higher order VC frame start berhubungan ke STM-n frame start). Ada dua jenis Administratif Unit yaitu AU-4 dan AU- 3.
6) Administratif Unit Group; Satu atau lebih AU mencakup lokasi tetap atas sebuah Payload STM yang disebut AUG. Sebuah AUG merupakan hasil multiplex AU, pada
proses ini AU memiliki fase yang sama dengan AUG sehingga tidak diperlukan byte- byte tambahan. Dalam hal ini AUG dapat mengandung tiga AU-3 atau sebuah AU-4.
4.8 Sinyal Manajemen SDH
Secara garis besar sinyal manajemen frame meliputi Overhead dan Pointer, yang akan melaksnakan tugas dalam pengelolaan, monitoring, pemeliharaan, sinkronisasi, dan pengendalian operasi yang berkesesuaian dengan berbagai konfigurasi elemen.
4.8.1. Overhead
SDH tersusun atas frame-frame yang mencakup payload dan overhead, dari input sinyal tributari dengan bit rate berbeda yang tersusun menjadi suatu frame STM-N, sehingga dapat menyalurkan berbagai pelayanan dengan laju bit berbeda dalam frame yang sama. Untuk itu ada overhead yang berfungsi mengatur link-link dari suatu node ke node yang lain. Pengorganisasian Overhead terdiri :
1). Section Overhead (SOH)
Section Overhead dapat dibagi atas Multiplex Section Overhead (MSOH) yang diterapkan pada bagian multiplex, regenerator Section Overhead (RSOH) yang diterapkan pada bagian regenerator.
Setelah multiplexing sinkron secara byte interleaved bersama-sama membentuk n AUG, maka sebuah SOH akan ditambahkan untuk membentuk sinyal STM-n, ini berarti bahwa SOH diberikan pada kondisi tidak ada proses multiplexing atau demultiplexing. Adapun komposisi dari SOH pada STM-n (n = 1,4, dan 16) masing-masing dapat dilihat pada (Gambar 5).
1 2 3 4 5 6 7 8 9
112 113 144
AU POINTER A1
B1 D1
A1 ………….. A1 A2 E1 D2
A2 ……….. A2 C1 F1 D3
B2 D4
B2 ……….. B2 K1 D5
K2 D6
D7 D8 D9
D10 D11 D12
S1 Z1 ……….. Z1 Z2 Z2 ……….. M1 E2 C1 … C1
X ………. X X* ……….. X*
X ………... X
1 2 48 49 96 97 98
(C)
Gambar 5. Section Overhead (a) STM-1 : (b) STM-4 : (c) STM-n
Terlihat perbandingannya, bahwa ada bagian yang tetap pada masing-masing satu byte dan ada yang ukuran dari : A1, A2, B2, C1, Z1, Z2 dan X bertambah sesuai faktor n, ini disebabkan beberapa hal yaitu :
1) Untuk pemeliharaan penyesuaian waktu frame pendek sehingga byte A1 dan A2 harus diperpanjang.
2) Untuk cadangan keakurasian dari fungsi konfirmasi bit eror, sehingga byte B2 sangat diperlukan sebagai sinyal unit menjadi lebih banyak.
3) Sebagaimana menaiknya ukuran STM, maka C1 sebagai byte indentifikasi STM harus lebih panjang.
4) Byte Z1 dan Z2 lebih panjang untuk perkembangan mendatang, juga X untuk penggunaan nasional.
2). Regenerator Section Overhead (RSOH)
Regenerator Section Overhead merupakan overhead yang dibutuhkan untuk pengendalian pengiriman payload dari satu node ke node berikutnya.
Hal ini berarti merupakan bagian fasilitas transmisi :
1) Antara node elemen jaringan multiplexer dimana sinyal dihasilkan berakhir dengan node regenerator.
2) Antara dua regenerator. B.bagian RSOH mengandung byte-byte A1, A2, B1, C1, D2, D2, D3, E1, F1 dan X
3). Multiplex Section Overhead (MSOH)
Multiplex Section Overhead merupakan byte-byte overhead untuk pengontrolan tiap section antar node elemen jaringan multiplexer yang melewati fungsi regenerator, juga merupakan pengendalian perantara transmisi antara dua elemen multiplexer yang berdekatan atau sejajar. Section ini mempunyai kapasitas transmisi yang bisa berbeda sesuai keperluan untuk masing-masing section.
Bagian MSOH mengandung byte-byte B2, D4- D12, E2, K1, K2, S1, M1, Z1 dan Z2
4).. Path Overhead (POH)
Path Overhead merupakan byte overhead yng digunakan untuk pengontrolan path secara hubungan end to end. Dapat disebutkan sebagai hubungan logika antara sebuah titik dimana VC digabungkan dengan sebuah titik dimana VC menjadi tributary-tributary. POH terdiri dari :
a. Higer Order POH terdiri dari byte : J1, B3, C2, F2, G1, H4 dan Z3-Z5
b. Lower Order POH yang disebut V5
Higer Order POH adalah POH yang ditambahkan ke higher order VC (VC-3 atau VC-4), dan terletak pada kolom pertama dari VC yang menjalankan berbagai variasi fungsi yang diperlukan untuk transport payload VC.
Sedangkan lower Order POH ditambahkan ke lower order VC-1/VC-2 yang disebut V5, yang terletak pada byte pertama dari VC tersebut.
Dimana ini dapat menjalankan berbagai fungsi yang diperlukan untuk transport dari lower order ke payload VC.
4.8.2. Pointer
Dalam proses pemultiplekan sinkron, pointer berfungsi :
1) Untuk sinkronisasi, diperlukan untuk mensinkronkan clock atau mengadaptasikan bit rate dari VC dengan bit rate kanal transport (AU atau TU), dengan kata lain digunakan sebagai justifikasi pada frekuensi antara frame dengan payload
2) Menggambarkan posisi dari VC dalam struktur AU/TU atau menandakan alamat untuk permulaan lokasi yang berkesuaian dengan VC.
3) Menandakan jumlah alamat dalam frme STM 4) Meminimisasi delay multiplexing.
Dilihat dari komposisinya pointer dikelompokan atas :
1). Higher order pointer yaitu AU-4 pointer dan TU-3 pointer mengandung byte-byte H1, H2, dan H3.
2). Lower order pointer yaituTU-11 pointer, TU- 12 pointer dan TU-2 pointer terdiri dari byte V1, V2, V3 dan V4.
Struktur pointer dapat diilustrasikan seperti gambar 6. di bawah :
72
STM - PAYLOAD Regenerator
Section Overhead 1
2 3
AU Pointer 4
Multiplexer Section Overhead 5
6 7 8 9
9 x n kolom 261 x n kolom
270 x n kolom
125 Micro secon
SOH
AU-Pointer 0 0 0 1 … 85 86 86 86
SOH 87 87
STM-1 Payload
SOH
521 521 522 522
782 782
AU-Pointer 0 86 86
SOH
125 Micro secon
250 Micro secon
STM-1 16
11
H1 H1 H1 H2 H2 H2 H3 H3 H3
N N N N S S I D I D I D I D I D
1 23 4 5 6 7 8 9 10
Negatif Justifikasi Negatif Justifikasi 12 13 14 15
V1 V2 V3 Tributary Unit Pointer
(TU-11, TU-12, TU-2)
Gambar 6. Struktur Pointer
Bit-bit alamat menandakan permulaan lokasi atau posisi awal dari pada VC dalam operasinya.
Pemberian alamat untuk AU-4/AU-3 pointer menandakan dimulai setelah byte H3, hal yang sama juga untuk TU-3. Tetapi dalam kasus lower order pemberian alamat dimulai setelah bit terakhir dari byte V2.
4.9 Synchronous Transport Module (STM)
Synchronous Transport Module (STM) adalah struktur informasi yang digunakan untuk mendukung hubungan pada section layer dari SDH, yang mengandung informasi payload dan POH pada frame blok struktur yang berulang setiap 125 s.
4.9.1 STM-N
Frame STM-N merupakan hasil akhir dari prosedur multiplexing sinkron dalam SDH.
Struktur frame STM-N meliputi 9 baris x 270 kolom seperti pada (Gambar 7).
Gambar 7. Frame Struktur STM-N
Terlihat bahwa space 9 x 270N byte diulang tiap 125 s, dalam laju bit menjadi 9 x 270 x 8 x 8000 bit/s = 155,520N Mbit/s. Dengan N = 1, 4, 16.
STM-N dapat dibentuk dari N VC-4 atau 3N VC-3 yang dipetakan kedalam payload. Sinyal STM-N dihasilkan secara (Bit Interleaved Multiplexing) dari N AUG ditambah dengan SOH. Prosedur multiplexing-nya terlihat pada gambar 8. di bawah.
Gambar 8. Prosedur Multiplexing STM-N 4.9.2 STM-1
STM-1 memiliki laju bit dasar dari SDH yang diturunkan dari STM-N dengan faktor N=1, dengan bit rate = 155,520 Mbps. Struktur STM-1 terdiri atas payload (9 x 261 byte) dan overhead (SOH) + pointer (9 x 9 byte), yang pad bagian payload dapat dibentuk oleh 1 VC-4 atau 3VC-3.
Karena VC-4 mengandung payload 9 x 260 byte dan 9 x 1 byte POH maka maksimum payload yang dapat ditransmisikan lewat STM-1 dapat dihitung = 9 x 260 x 8 x 8000 bps x (260/270) = 149,760 Mbps. Pembebanan loading dari 1VC- 4/3VC-3 atas payload STM-1 dikerjakan dalam floating mode, dengan pointer menandakan alamat dari byte pertamanya.
Payload STM-1 mengandung 9 x 261 byte (unit), jika sebuah alamat diberikan untuk masing-masing 3 unit, maka jumlah keseluruhan alamat yang diperlukan adalah 783 (0-782).
Untuk pengalamatan payload STM-1 dapat dilihat pada gambar 9. di bawah. Sehingga untuk membentuk STM-4 adalah 4 kali STM-1, STM-16 adalah 4 kali STM-4 atau 16 kali STM-1 dan seterusnya.
Gambar 9. Pengalamatan payload STM-1
1 261
AUG # 1
1 9
1 261
AUG # 2
1 9
RSOH 123 … n 123 … n
MSOH
123 … n 123 … n 123 … n
STM-N
4.10 . Elemen jaringan SDH
Elemen jaringan SDH berfungsi menyusun suatu topologi jaringan sistem SDH yang secara fungsi dasar4 dpat membeikan bentuk topologi jaringan tertentu. Elemen jaringan SDH dapat digolongkaan atas tiga bagian antara lain :
4.10.1 Terminal Multiplexer (TM)
Terminal multiplexer adalah peralatan yang mempunyai banyak port masukan yang dapat dihubungkan ke dalam frame STM-1 atau STM-N.
Terminal STM-1 memultiplekskan sinyal-sinyal hirarki PDH ke level STM-1. Terminal STM-N memultiplekskan sinyal 140 Mbit/s konvensional atau sinyal-sinyal STM-1 ke STM-4 atau STM-16.
4.10.2 Add/Drop Multiplexer (ADM)
Add/Drop Multiplexer ditempatkan pada jaringan sepanjang jalur transmisi SDH yang dapat mengakses langsung sinyal-sinyal tributary untuk masuk kedalam STM-1 atau STM-N. Perangkat STM-1 Add/Drop menyisipkan (add) dan mengambil (drop) sinyal-sinyal hirarki PDH ke dan dari STM-1. Perangkat Add/Drop STM-N menyisipkan dan mengambil sinyal-sinyal 140 Mbit/s atau STM-1 ke dan dari sinyal-sinyal STM- 4 atau STM-16.
4.10.3 Digital Cross Connect (DCC)
Digital Cross Connect menjalankan banyak input dari STM-1 atau STM-N untuk dihubungkan dengan banyak output dari STM-1 atau STM-N.
Perangkat Wideband Cross Connect menukar tempat isi dari sinyal-sinyal STM-1 dalam bentuk unit-unit sinyal hirarki PDH. Perangkat Broad band cross connect menukar tempat isi dari sinyal- sinyal STM-N dalam bentuk unit-unit STM-1 atau 140 Mbit/s.
4.11 Metode Penerapan SDH
Karena format SDH dirancang untuk mengatasi keterbatasan PDH, maka semua perusahaan telekomunikasi ditantang untuk memperkenalkan transmisi SDH ke dalam jaringan-jaringan PDH yang sudah mereka bangun lebih dulu. Untuk mengintegrasikan sistem SDH kedalam sistem PDH ada 3 metode yang dapat digunakan, yaitu : 4.11.1 Metode Layer (Top-Down)
Metode layer adalah metode dimana sistem SDH digelar dalam suatu layer level tinggi/menengah dan untuk menuju jaringan yang full SDH, yaitu dengan secara berangsur-angsur mengganti jaringan yang lebih rendah denga sistem SDH.
Metode layer terutama sekali berhubungan dengan
operator yang memerlukan dukungan untuk service baru dalam layer atas dari jaringan yang digunakan misalnya MAN-MAN interconnection.
Dalam metode ini, perangkat SDH yang digunakan yaitu level STM-4 dan STM-16, dan interkoneksi ke PDH melalui gate way yang umumnya menggunakan Cross-Connect. Metode Layer ini dapat digambarkan seperti (Gambar 10).
Gambar 10. Metode Layer
3.11.1. Metode Island
Dengan metode ini perangkat SDH diinstal pada level rendah dan menengah, metode ini dapat digunakan pada lokasi baru atau pada lokasi yang menggunakan sistem transmisi PDH yang life time-nya sudah habis. Untuk menuju pada kondisi dimana seluruh jaringan menggunakan perangkat SDH, maka akan dilaksanakan secara berangsur- angsur dengan perluasan (Island) dan penggantian link plesiochronous antar Island dengan link Synchronous. Metode Island ini dapat digambarkan seperti (Gambar 11). .
Gambar 11. Metode Island 4.11.2 Metode Overlay
Dalam metode ini sistem SDH di instal dalam sebuah jaringan overlay disamping jaringan PDH, metode ini baik untuk digunakan pada kondisi
STM-1 STM-1
STM-1
STM-1
2 Mbit/s
PDH Mux PDH Mux DXC-4/4 PDH Mux Exchange
DXC-4/1
STM-1 Mux
STM-1 Mux
STM-1 Mux STM-1
Mux STM-1 ring
STM-1 Mux
STM-1 Mux
STM-1 Mux STM-1
Mux STM-1 ring
STM-1 Mux
STM-1 Mux
Acces Trunk
Junction 34 Mbit/s
140 Mbit/s 2 Mbit/s STM-16
STM-16
DXC-4/4
STM-16
DXC-4/4
STM-16
DXC-4/4 STM-16
DXC-4/4
PDH Mux
PDH Mux
PDH Mux
PDH
Mux Exchange
Hirarchical PDH local network STM-16
STM-16 STM-16
PDH Mux
PDH Mux
74
dimana life time perangkat PDH masih lama, sedangkan sudah dibutuhkan sistem SDH untuk mendukung service baru. Kemudian jaringan sistem SDH ini dapat diperluas untuk menuju ke jaringan full SDH.
4.12 Integrasi PDH ke SDH
Dalam integrasi teknologi PDH ke SDH pada sinyal elektrik untuk sinyal pembawa yang digunakan, ada 3 jenis pengintegrasian teknologi SDH dan PDH. Yaitu :
1. Integrasi SDH dan PDH – 2 Mbit/s (E1) 2. Integrasi SDH dan PDH – 34 Mbit/s (E3) 3. Integrasi SDH dan PDH – 140 Mbit/s (E4) 4.12.1 Integrasi PDH dan SDH – 2 Mbit/s
Dalam pengintegrasian PDH dan SDH 2 Mbit/s, dibutuhkan perangkat-perangkat PDH dan SDH.
Gambar 12. menunjukan integrasi PDH dan SDH untuk sinyal 2 Mbit/s.
Gambar 12. Integrasi SDH dan PDH – 2 Mbit/s
1) Perangkat PDH; Dalam pengintegrasian PDH dan SDH – 2 Mbit/s, pada sisi perangkat PDH dapat menggunakan dua cara, yaitu :
a. OLT (Optical Line Terminal) 2 Mbit/s;OLT 2 Mbit/s berfungsi mengkoversikan sinyal optik yang diterima dari fiber optik menjadi sinyal elektrik yang langsung diteruskan ke bagian SDH dan sebaliknya dari elektrik ke optik. Sinyal tersebut mempunyai bit rate 2 Mbit/s dan mepunyai arah bi- directional.
b. OLT 8 Mbit/s dan DM (Digital Multipleksing) 8 Mbit/s OLT 8 Mbit/s mempunyai fungsi yang sama dengan OLT 2 Mbit/s yaitu mengkonversikan sinyal optik ke elektrik dan elektrik ke optik, akan tetapi sinyal yang dikonversikan mempunyai bit rate 8 Mbit/s. sinyal optik yang telah dikonversikan menjadi sinyal elektrik diteruskan ke DM 8 melalui agregate DM 8. DM 8 mempunyai 4 tributary yang masing –masing tributary mempunyai bit rate sebesar 2 bit/s (E1). Sinyal ini kemudian dihubungkan keperangkat SDH.
2) Perangkat SDH
Di sisi SDH terdapat unit interface tributary 2 Mbit/s (E1-63). Unit ini bekerja sebagai unit inteface E1 yang mempunyai kapasitas 63 x 2048 Kbit/s. Hal ini berarti bahwa unit ini terdiri dari 63 kanal dan masing-masing kanal berkapasitas 2048 Kbit/s (biasanya lebih dikenal dengan 2 Mbit/s atau E1). Sinyal sebesar 2 Mbit/s dari keluaran OLT 2 Mbit/s dan tributary DM 8 dapat diintegrasikan dengan SDH melalui unit interface E1-63. Pada SDH sinyal tersebut akan diolah untuk dibentuk dalam STM-N. Sedangkan untuk pengalamatan (addresing ) tributary SDH diatur dengan menggunakan software pada Network Management Sistem (NMS) sesuai dengan kanal yang masih kosong.
4.12.2 Integrasi SDH dan PDH – 34 Mbit/s
Dalam pengintegrasian PDH dan SDH – 34 Mbit/s, dibutuhkan perangkat-perangkat PDH dan SDH. Gabar 13. menunjukan integrasi PDH dan SDH untuk sinyal 34 Mbit/s.
Gambar 13. Integrasi SDH dan PDH – 34 Mbit/s
1) Perangkat PDH; Dalam pengintegrasian PDH dan SDH – 34 Mbit/s, pada sisi perangkat PDH dapat menggunakan dua cara yaitu :
a. OLT 34 Mbit/s; OLT 34 Mbit/s berfungsi mengkonversikan sinyal optik yang diterima dari fiber optik menjadi sinyal elektrik yang langsung diteruskan ke bagian SDH dan sebaliknya dari elektrik ke optik.
Sinyal tersebut mempunyai bit rate 34 Mbit/s dan mempunyai arah bi- directional.
b. OLT 140 Mbit/s dan DM (Digital Multiplexing) 140 Mbit/s; OLT 140 Mbit/s mempunyai fungsi yang sama dengan OLT 34 Mbit/s yaitu mengkonversikan sinyal optik ke elektrik dan elektrik ke optik, akan tetapi sinyal optik yang telah dikonversikan mempunyai bit rate 140 Mbit/s. Sinyal optik yang telah
STM-N (optik) 2 Mbit/s-elektrik
2 Mbit/s-optik
8 Mbit/s-optik 8 Mbit/s-elektrik
2 Mbit/s-elektrik 2 Mbit/s-elektrik T4 T3 T2 T1
SDH
E1
DM 8 Mbit/s OLT
8 Mbit/s FO
OLT 2 Mbit/s
FO FO
34 Mbit/s-elektrik 34 Mbit/s-optik
140 Mbit/s-optik 140 Mbit/s-elektrik
34 Mbit/s-elektrik 34 Mbit/s-elektrik T4 T3 T2 T1
DM 140 Mbit/s OLT
140 Mbit/s FO
OLT 34 Mbit/s
STM-N (optik)
SDH
E3
FO FO
dikonversikan menjadi sinyal elektrik diteruskan ke DM 140 melalui agregate DM 140. DM 140 mempunyai 4 tributary yang masing-masing tributary mempunyai bit rate sebesar 34 Mbit/s (E3). Sinyal ini kemudian dihubungkan ke perangkat SDH.
2) Perangkat SDH; Di sisi SDH terdapat unit interface 34 Mbit/s (E3-3). Unit ini adalah unit interface E3 elektrik yang mempunyai kapasitas 3 x 34 Mbit/s. E3-3 mempunyai jenis sinyal tributary bi-directional.
Pada saat beoprasi pada bit rate 34 Mbit/s, pengkodean sinyal pada saluran menggunakan code HDB3 dan kecepatan 34368 Kbit/s (34 Mbit/s). Sinyal elektrik dari OLT 34 Mbit/s dan tributary DM 140 Mbit/s yang mempunyai bit rate 34 Mbit/s dihubungkan ke unit interface E3.
Sinyal 34 Mbit/s ini akan diolah dalam SDH sehingga menghasilkan sinyal STM-N.
Pengalamatan (addresing) tributary SDH diatur dengan menggunakan software pada NMS sesuai dengan kanal yang masih kosong.
4.12.3 Integrasi SDH dan PDH – 140 Mbit/s
Dalam pengintegrasian PDH dan SDH – 34 Mbit/s. dibutuhkan perangkat-perangkat PDH dan SDH. Gambar 14. menunjukan integrasi PDH dan SDH untuk sinyal 140 Mbit/s.
Gambar 14. Integrasi SDH dan PDH – 140 Mbit/s
1) Perangkat PDH; Pada pengintegrasian SDH dan PDH untuk kapasitas 140 Mbit/s, pada sisi PDH hanya dibutuhkan OLT dengan bit rate 140 Mbit/s. OLT 140 Mbit/s befungsi mengkonversikan sinyal optik yang diterima dari fiber optik menjadi sinyal elektrik yang langsung diteruskan ke bagian SDH dan sebaliknya sinyal elektrik ke optik. Sinyal tersebut mempunyai bit rate 140 Mbit/s dan mempunyai arah bi-directional.
2) Perangkat SDH; Pada sisi SDH terdapat unit interface 140 Mbit/s (E1). E140-8 merupakan unit interface E4 dengan kapasitas 8 x 140
Mbit/s dan mempunyai sinyal tributary bi- directional. Hal ini berarti unit E140-8 mempunyai 8 kanal dan masing-masing kanal berkapasitas 140 Mbit/s (E4). Pengkodean sinyal pada saluran untuk inteface 139264 Kbit/s (140 Mbit/s) menggunakan kode CMI dan karakteristik interfacenya sesuai dengan standar ITU-T G.703.
Sinyal Optik 140 Mbit/s yang telah diubah oleh OLT 140 Mbit/s menjadi sinyal elektrik tersebut diintegrasikan ke SDH melaui unit inteface E140- 8. Pada SDH sinyal ini akan diolah untuk dibentuk dalam STM-N. Sedangkan untuk pengalamatan tributary SDH dapat diatur dengan software melaui NMS.
5. KESIMPULAN
1) Dengan Perkembangan Teknologi Synchronous Digital Hirarchy (SDH) yang begitu pesat, tidak akan meninggalkan teknologi Plesiochronous Digital Hierarchy (PDH) karena untuk transmisi yang mempunyai kecepatan dibawah 155 Mbps lebih ideal menggunakan teknologi Plesiochronous Digital Hierarchy (PDH) karena lebih ekonomis.
2) Karena sistem transmisi yang sudah terpasang adalah menggunakan teknologi Plesiochronous Digital Hierarchy (PDH), maka untuk penggelaran teknologi SDH, ada beberapa metode yang digunakan yaitu metode Layer, Island dan overlay.
3) Integrasi Transmisi Plesiochronous Digital Hierarchy (PDH) dan Synchronous Digital Hirarchy (SDH) memerlukan interface tertentu sesuai dengan kecepatan transmisinya, yaitu untuk kecepatan transmisi 2 Mbps, 34 Mbps dan 140 Mbps.
4). Dalam Integrasi antara Plesiochronous Digital Hierarchy (PDH) dan Synchronous Digital Hirarchy (SDH) pada perangkat SDH harus disediakan modul khusus untuk integrasi, dimana mempergunakan sinyal elektrik.
PUSTAKA
1) Ascom Ericsson Transmission, SDH Basics, 1996
2) Byeong Gi Lee, Minhokang, Synchronous Digital Transmition, Boston 1993
3) CCIT Recommendation G.707 Synchronous Digital Hierarchy Bit Rates, Genewa, 1991 4) Edward A. Wilson, Electronic
Communications Tchnology, Pretince-Hall, 1989
140 Mbit/s-optik
STM-N (optik)
SDH
E4
FO
OLT
140 Mbit/s 140 Mbit/s-optik FO
76
5) Hwei P. Hsu, Analog and Digital Communication, Mc Graw-Hill, 1991
6) Keiser,Gerd, Optical Fiber Communication, Mc Graw-Hill, 1991
7) Mike Sexton & Andy Reid, Transmission Networking: SONET and The Synchronous Digital Hierarchy, Artech House Boston London, 1992
8) Pusten Bangti, Synchronous Digital Hierarchy Field Trial Concept and Plan, Bandung 1992
9) www.tektronix.com, SDH Telecommunica-
tions Standard.
10) Roger L. Freeman, Telecommunication System Engineering, Jhon Wiley & Sons, 1992.
11) ---, Optical Synchronous Digital Multiplex Transmission Equipment, FiberHome Telecommunication Technologies Co., LTD February 2003
RIWAYAT PENULIS. :
1) Waryani, Ir, Sekretaris Jurusan, Jurusan Teknik Elektro Fakultas Teknik Universitas Pakuan Bogor.
2) Dede Suhendi, Ir, Ketua Jurusan Teknik Elektro, Fakultas Teknik, Universitas Pakuan Bogor.
3) Agustini Rodiah Mahdi, Ir, Staf Pengajar Jurusan Teknik Elektro, Fakultas Teknik, Universitas Pakuan Bogor.
