MAKALAH
“Implementasi Down Counter pada Timer Microwave ”
KELOMPOK 6 :
William Imanuel Tangkemanda (D041221010) Abdul Hanif Fahri (D041221036) Theo Willianto Januar Runtono (D041221066)
Yuliana (D041221085) Semuel Eppang (D041221096)
Hendri (D041221100) Muhammad Farras (D041221103)
Ade Tri Septiana (D041221105) Muhammad Qaffal Al Fifaiz (D041221112)
Gladies Angelinda Octavia (D041221119) Ariq Falah Rasyid (D041221124)
UNIVERSITAS HASANUDDIN FAKULTAS TEKNIK
DEPARTEMEN TEKNIK ELEKTRO
2023
i KATA PENGANTAR
Segala puji dan syukur kita panjatkan ke hadirat Tuhan Yang Maha Esa atas berkat, rahmat dan karunia-Nya sehingga kami dapat menyelesaikan makalah yang berjudul “Implementasi Down Counter pada Timer Microwave” ini dengan baik dan tepat waktu. Adapun makalah yang telah disusun dengan sistematis ini bertujuan untuk memenuhi tugas proyek Praktikum Rangkaian Digital.
Dengan selesainya makalah ini, kami menyampaikan rasa terima kasih kepada semua pihak yang telah membantu dalam menyelesaikan makalah ini, terkhusus kepada orang tua atas segala dukungan dan doanya. Kami juga berterima kasih kepada kakak Muh. Wishnu S. Jufri selaku asisten laboratorium pendamping proyek kami, yang sudah banyak memberikan pengorbanan waktu dan tenaga bagi kami. Terima kasih juga kepada anggota kelompok atas usaha, kerja sama dan dedikasinya sehingga makalah ini dapat diselesaikan.
Dalam penulisan makalah ini kami menyadari bahwa makalah ini masih memiliki banyak kekurangan dan jauh dari kesempurnaan. Oleh karena itu, kami berharap kepada para pembaca untuk memberikan masukan atau kritik yang bersifat membangun. Semoga makalah ini bisa menambah pengetahuan dan memberi pengalaman yang baik bagi pembaca.
Gowa, 5 Juni 2023
Penyusun
ii DAFTAR ISI
KATA PENGANTAR ... i
DAFTAR ISI ... ii
BAB I PENDAHULUAN ... 1
I.1. Latar Belakang ... 1
I.2. Rumusan Masalah... 2
I.3. Tujuan ... 2
I.4. Metode Proyek ... 2
BAB II LANDASAN TEORI ... 3
II.1. Counter... 3
II.2. Down Counter ... 3
BAB III METODOLOGI ... 5
III.1. Prosedur Percobaan ... 5
III.2. Skematik ... 7
BAB IV HASIL DAN PEMBAHASAN... 8
IV.1. Hasil ... 8
IV.2. Pembahasan ... 8
BAB V PENUTUP ... 9
V.1. Kesimpulan ... 9
V.2. Saran... 9
DAFTAR PUSTAKA ... 10 LAMPIRAN
1 BAB I
PENDAHULUAN
I.1. Latar Belakang
Pada zaman sekarang ini teknologi berkembang dengan sangat pesat dari zaman analog hingga zaman digital. Perkembangan teknologi digital ini, mengharuskan kita sebagai mahasiswa dan penerus bangsa ini untuk terus mengikuti perkembangan demi perkembangan untuk menambah pengetahuan dan menyesuaikan dengan arus globalisasi yang semakin maju dengan tujuan untuk mengimplementasikan teknologi digital sederhana di dalam kehidupan sehari -hari, kami mencoba untuk membuat rangkaian counter digital sederhana namun memiliki banyak manfaat, rangkaian ini dapat dikembangkan dalam kehidupan sehari-hari karena dapat menjadi counter penghitung untuk berbagai macam teknologi pada masa sekarang. Counter ada dua macam, yaitu up counter dan down counter. Pada pembahasan kali ini kami membuat salah satu rangkaian counter yaitu down counter yang kami implementasikan pada sebuah microwave. Oven microwave merupakan salah satu alat yang digunakan untuk pengeringan dengan prinsip radiasi gelombang mikro untuk memasak atau memanaskan berbagai bahan pangan tidak termasuk air. Proses pengeringan atau pemanasan menggunakan oven microwave dapat berlangsung singkat dibanding pengeringan konvensional yang dapat mempertahankan mutu dalam bahan pangan yang dikeringkan/dipanaskan.
Dengan adanya penggunaan down counter pada microwave ini ketepatan waktu pemanasan microwave, kemudahan penggunaan dan keamanan. Saat menggunakan microwave, pengguna biasanya mengatur waktu pemanasan sesuai kebutuhan.
Dalam konteks ini, penggunaan down counter sangat penting untuk memastikan waktu pemanasan yang sesuai dan menghindari risiko pemanasan berlebihan yang dapat membahayakan makanan.
2 I.2. Rumusan Masalah
Berdasarkan latar belakang tersebut maka, rumusan masalah yang dibahas adalah “Bagaimana perancangan down counter pada timer microwave sehingga dapat memberikan kemudahan bagi pengguna?”
I.3. Tujuan
Tujuan dari makalah ini adalah mampu menjelaskan mengenai aplikasi down counter pada timer microwave.
I.4. Metode Proyek
Metode yang digunakan dalam proyek ini, yaitu :
1. Aplikasi Quartus II : Membuat perancangan rangkaian down counter di aplikasi Quartus II
2. Pengujian pada FPGA : Menguji rangkaian ke dalam bahasa deskripsi perangkat keras FPGA (Field Programmable Gate Array)
3 BAB II
LANDASAN TEORI
II.1. Counter
Counter adalah suatu perangkat elektronik yang digunakan untuk mencacah atau menghitug angka secara berurutan berdasarkan sinyal (pulse) input yang diterimanya. Sehingga setiap sinyal (pulse) yang diterima oleh counter akan menambah nilai atau angka. Dilihat dari arah cacahan, rangkaian pencacah dibedakan atas pencacah naik (up counter) dan pencacah turun (down counter).
Pencacah naik melakukan cacahan dari kecil ke arah besar, kemudian kembali ke cacahan awal secara otomatis. Pada pencacah menurun, pencacahan dari besar ke arah kecil hingga cacahan terakhir kemudian kembali ke cacahan awal.
Pengaplikasian counter pada microwave ini akan diaplikasikan dengan menggunakan piranti FPGA (Field Programmable Gate Array). FPGA merupakan sebuah integrated circuit (IC) yang digunakan untuk mengimplentasikan suatu rangkaian digital. FPGA memiliki kemampuan untuk diprogram ulang dan dapat dihubungkan sesuai dengan desain rangkaian digital yang dirancang oleh pengguna.
FPGA memiliki fleksibilitas yang tinggi dan dapat digunakan dalam berbagai aplikasi yang memerlukan pemrosesan paralel, implementasi sirkuit digital, dan adaptabilitas yang cepat. Keuntungan utama FPGA adalah kemampuan untuk memprogram ulang perangkat setelah diproduksi, memberikan solusi yang hemat biaya dan efisien untuk merancang dan mengimplementasikan fungsi-fungsi digital yang kompleks. Counter yang akan digunakan untuk timer pada microwave ini yaitu down counter.
II.2. Down Counter
Dalam down counter yang kami gunakan berisikan flip flop tipe D dan pembagi frekuensi. Flip-flop D adalah jenis elemen memori digital yang digunakan dalam sirkuit logika dan sistem komputer. Flip-flop D memiliki dua input utama:
input data (D) dan input clock (CLK). Output dari flip-flop D adalah nilai yang disimpan dalam elemen memori. Cara kerja flip-flop D adalah sebagai berikut: Saat
4 sinyal clock (CLK) berubah dari rendah ke tinggi, flip-flop D membaca dan menyimpan nilai input data (D) pada waktu itu. Nilai D akan ditransfer ke output flip-flop D saat clock naik (rising edge). Saat sinyal clock rendah, nilai input data (D) tidak berubah dan flip-flop D mempertahankan nilai yang ada di dalamnya. Saat sinyal clock kembali naik, flip-flop D akan membaca dan menyimpan nilai input data (D) yang baru pada waktu itu. Flip-flop D dapat digunakan dalam berbagai aplikasi, seperti sebagai elemen memori untuk menyimpan data dalam sirkuit digital, sebagai elemen dasar dalam pembuatan register, dan sebagai elemen penggerak dalam desain rangkaian sinkron. Flip-flop D sering digunakan pada down counter karena memiliki kelebihan sebagai elemen memori yang cocok untuk menyimpan dan mengubah nilai hitungan secara berurutan. Dengan menggunakan flip-flop D dalam down counter, pengguna dapat mengatur dan mengontrol nilai hitungan dengan mudah. Perubahan nilai hitungan hanya terjadi pada saat yang ditentukan oleh sinyal clock, sehingga memungkinkan penggunaan down counter dalam berbagai aplikasi yang membutuhkan pemrograman ulang dan pengurangan hitungan yang terkendali. Adapun pembagi frekuensi (frequency divider) adalah sebuah sirkuit yang menghasilkan keluaran dengan frekuensi yang lebih rendah dibandingkan dengan frekuensi masukan sesuai dengan rasio pembagian yang diinginkan. Dalam konteks Quartus dan FPGA, pembagi frekuensi dapat diimplementasikan menggunakan logika sirkuit pada FPGA. Pada Quartus, pembagi frekuensi dapat dirancang menggunakan blok logika seperti flip-flop, gerbang logika, dan komponen lainnya yang tersedia dalam perpustakaan Quartus.
5 BAB III
METODOLOGI
III.1. Prosedur Percobaan
Ketika inputan Clock dan Start pada macroblock paling kanan, yaitu macroblock untuk satuan detik menerima nilai 1, macroblock tersebut akan memulai mencacah naik, yaitu mulai dari 0-15. Karena kami ingin macroblock tersebut mencacah turun, mulai dari 9-0, maka kami membuat rangkaian tambahan berdasarkan persamaan aljabar Boolean yang telah kami buat dengan menggunakan tabel kebenaran sebagai acuan untuk membuat persamaan tersebut sehingga dapat mengubah nilai output dari macroblock tersebut menjadi pencacah turun, yaitu mulai dari 9-0 sebelum nilai outputnya masuk ke rangkaian seven segments. Setelah nilai output dari macroblock untuk satuan detik ini telah sampai pada angka nol, maka inputan enable pada macroblock untuk puluhan detik menerima nilai 1 yang mengakibatkan macroblock tersebut mulai mencacah sebanyak satu kali. Selain itu inputan load pada macroblock untuk satuan detik menerima nilai 1 yang mengakibatkan macroblock satuan detik mencacah ulang dari 9 lagi. Untuk macroblock puluhan detik pencacahannya dimulai dari 5-0. Dengan demikian, kami membuat persamaan aljabar Boolean agar dapat mengubah dari pencacahan 0-15 menjadi 5-0. Persamaan tersebut akan menjadi rangkaian tambahan pada macroblock puluhan detik sebelum nilai output dari macroblock puluhan detik masuk ke rangkaian seven segments. Setelah macroblock puluhan detik telah sampai pada angka nol, maka inputan load-nya menerima nilai 1 yang mengakibatkan macroblock ini mencacah mulai dari 5 lagi. Selain itu, inputan enable pada macroblock satuan menit akan menerima nilai 1. Hal ini akan sama dengan macroblock satuan menit dan puluhan menit. Ketika semua macroblock mencapai angka 0, maka semua macroblock akan kembali ke kondisi awal lagi.
Adapun inputan-inputan yang kami tambahkan pada rangkaian yang dibuat, yaitu sebagai berikut :
• Inputan Start/Pause : inputan ini kami sambungkan ke inputan EN pada macroblock paling kanan, yaitu untuk pencacah satuan detik. Ketika inputan
6 ini bernilai 1, maka pencacahan dimulai. Sedangkan, jika bernilai 0, maka pencacahan terhenti.
• Inputan setMinute : inputan ini di-OR-kan dengan output dari gerbang logika yang merupakan pembatas pencacahan dari pencacah puluhan detik, yang kemudian output OR tersebut disambungkan ke inputan EN pencacah satuan menit dan gerbang logika pembatas pencacahan untuk pencacah satuan menit. Dengan demikian, jika setMinute bernilai 1, maka pencacah satuan menit akan mulai mencacah tanpa harus menunggu pencacah sebelumnya melewati batas pencacahannya.
• Inputan 0 : inputan ini kami sambungkan ke semua inputan D yang ada pada semua macroblock. Hal ini dilakukan agar menghindari pencacah menghasilkan nilai di luar 9–0 atau 5–0.
• Inputan RESET : inputan ini kami sambungkan ke inputan RESET yang ada di macroblock, di mana inputan RESET di dalam rangkaian macroblock tersebut tersambung pada inputan CLR pada flip-flop D. Jika inputan RESET ini bernilai 1, maka nilai yang ada pada semua macroblock kembali ke nilai awal, yaitu 59.59.
• Inputan Clock : inputan ini dapat dikatakan sebagai jantung dari rangkaian pencacah. Nilai yang dimasukkan ke inputan Clock ini bersifat periodik, seperti frekuensi. Karena nilai frekuensi yang ada di FPGA itu sebesar 50MHz, sedangkan pewaktu di dunia nyata memakai frekuensi 1Hz saja, maka kami membuat rangkaian tambahan untuk membagi frekuensinya, yaitu dari 50MHz ke 1Hz.
7 III.2. Skematik
8 BAB IV
HASIL DAN PEMBAHASAN
IV.1. Hasil
IV.2. Pembahasan
Berdasarkan hasil simulasi, dapat dilihat bahwa apabila Clock bertransisi sesuai periode yang telah ditentukan, Start/Pause dan RESET bernilai 0, serta setMinute bernilai 1, maka pencacahan hanya terjadi pada satuan menit(1m) saja atau dapat dikatakan satuan menit akan berkurang dengan frekuensi 1Hz (1 cacahan per detik). Kemudian, jika Start/Pause dan setMinute bernilai 1, maka pencacahan terjadi pada satuan detik(1s) dan juga pada satuan menit(1m). Namun, jika Start/Pause bernilai 1, tetapi setMinute bernilai 0, maka pencacahan akan terhitung mundur sesuai dengan timer pada umumnya. Selain itu, ketika Start/Pause dan RESET bernilai 1, maka semua nilai pada pencacah kembali ke keadaan awal, yaitu 59.59 dan akan memulai cacahan mundurnya. dotPoint pada hasil simulasi di atas hanya digunakan sebagai pembatas antara menit dan detik pada penampil seven segments.
9 BAB V
PENUTUP
V.1. Kesimpulan
Down counter merupakan rangkaian pencacah yang memulai pencacahan dari besar ke arah kecil hingga cacahan terakhir kemudian kembali ke cacahan awal.
Salah satu aplikasi down counter yang sederhana yaitu pada timer microwave.
Dengan adanya penggunaan down counter pada microwave ini ketepatan waktu pemanasan microwave, kemudahan penggunaan dan keamanan. Down counter yang dibuat memiliki nilai maksimum 59.59 menit dan merupakan nilai awal cacahan. Pada down counter yang telah dibuat, terdapat tiga tombol yang digunakan. Tombol Start/Pause untuk memulai cacahan ketika bernilai 1 dan menghentikan cacahan ketika bernilai 0. Tombol setMinute untuk mengurangi menit dengan frekuensi 1Hz, yaitu mengurangi 1 menit per detik. Tombol RESET untuk mengembalikan keadaan cacahan ke keadaan semula, yaitu 59.59.
V.2. Saran
Menurut kami, penerapan down counter dalam pengaplikasian microwave memiliki manfaat yang sangat besar, oleh karena itu kami berharap agar penerapan down counter ini benar benar kita manfaatkan sebaik mungkin. Dalam pengerjaan projek serta penulisan makalah ini, tidak bisa disangkal pasti terdapat banyak kesalahan. Maka dari itu, kami memerlukan kritik dari para pembaca agar kami dapat membuat makalah selanjutnya lebih baik lagi.
10 DAFTAR PUSTAKA
Prasetio, Barlian Henryranu, dkk. 2017. Desain Sistem Digital. Malang : Universitas Brawiaya Press.
Samman, Faizal Arya. 2015. Sistem Digital. Gowa : Lembaga Sains, Teknologi dan Seni.
LAMPIRAN
Makroblock
Gambar Rangkaian Dalam Counter Makroblock
Tabel Kebenaran dan Persamaan Aljabar Boole Untuk 9-0
Minterm : D0 = Q0’
D1 = Q1
D2 = Q3’Q2Q1’Q0 + Q3’Q2Q1’Q0’ + Q3’Q2’Q1Q0 + Q3’Q2’Q1Q0’
= Q3’Q2’Q1’ (Q0’ + Q0) + Q3’Q2Q1(Q0’ + Q0)
= Q3’Q2’Q1’ + Q3’Q2Q1
D3 = Q3’Q2’Q1’Q0 + Q3’Q2’Q1’Q0’
= Q3’Q2’Q1’
Gambar Rangkaian Dalam untuk Q2 untuk 9-0
Gambar Rangkaian Dalam untuk Q3 untuk 9-0
Desimal D3 D2 D1 D0 Desimal Q3 Q2 Q1 Q0
0 0 0 0 0 9 1 0 0 1
1 0 0 0 1 8 1 0 0 0
2 0 0 1 0 7 0 1 1 1
3 0 0 1 1 6 0 1 1 0
4 0 1 0 0 5 0 1 0 1
5 0 1 0 1 4 0 1 0 0
6 0 1 1 0 3 0 0 1 1
7 0 1 1 1 2 0 0 1 0
8 1 0 0 0 1 0 0 0 1
9 1 0 0 1 0 0 0 0 0
Untuk 5-0
Minterm : D0 = Q0’
D1 = Q1
D2 = Q3’Q2’Q1’
D3 = Q3
Gambar Rangkaian Dalam untuk Q2 untuk 5-0
Desimal D3 D2 D1 D0 Desimal Q3 Q2 Q1 Q0
0 0 0 0 0 5 0 1 0 1
1 0 0 0 1 4 0 1 0 0
2 0 0 1 0 3 0 0 1 1
3 0 0 1 1 2 0 0 1 0
4 0 1 0 0 1 0 0 0 1
5 0 1 0 1 0 0 0 0 0
Pembagi Frekuensi
Gambar Rangkaian Dalam Pembagi 2 Frekuensi
Gambar Hasil Simulasi Rangkaian Dalam Pembagi 2 Frekuensi
Gambar Rangkaian Dalam Pembagi 5 Frekuensi
Gambar Hasil Simulasi Rangkaian Dalam Pembagi 5 Frekuensi
Gambar Rangkaian Dalam Pembagi 10 Frekuensi
Gambar Rangkaian Dalam Pembagi Frekuensi 50MHz
Gambar Hasil Simulasi Rangkaian Dalam Pembagi Frekuensi 50MHz
SEVEN SEGMENTS
Gambar Rangkaian Dalam SEVEN SEGMENTS
PIN FPGA
Gambar Pin Inputan ke FPGA
PENGUJIAN FPGA
Gambar Tampilan Awal di FPGA
Gambar Tampilan Cacahan Menghitung Mundur
Gambar Tampilan Satuan Menit Berkurang Ketika tombol SetMinute ditekan
Gambar Tampilan Cacahan Kembali ke Awal Tampilan Ketika tombol RESET ditekan
