목 목 목 차 차 차

차세대 이동통신 기지국에서 디지털 신호처리 시스템의 일부는 수신된 사용자의 정보신호를 실시간으로 처리하는데 매우 중요한 역할을 담당하지만, DSP(Digital Signal Processor) 프로세서나 MPU(Micro Process)는 단위) 문자열 신호를 처리하는 데 사용됩니다. 유사한 범용 디지털 장치의 성능은 광범위한 계산과 높은 전력 소비로 인해 적합하지 않습니다. 최근 유연한 안테나 어레이의 성능을 향상시키기 위해 사용되는 FPGA(Field ProgrammableGateArray)는 고성능 처리, 프로그래밍 가능성 및 저전력 소비 요구 사항을 충족합니다[2]. 적응형 안테나 시스템을 이용하여 디지털 신호 처리를 수행하기 위해 그림 1.2와 같은 선형 배열 구조를 고려하는데, 안테나 배열은 K개의 안테나 요소가 등간격으로 배열된 선형 배열이며, 안테나가 수신하는 전자파는 대략 다음과 같다. 평평한 파도라고 가정하십시오. 배열의 법선 성분과 수신 신호의 입사 방향 사이의 거리를 θ라고 하고, 를 임의의 이산 시간 n으로 할 때, 는 식 (1.1)과 같이 k번째 요소에 입사하는 입력 신호가 됩니다.

그림 1. 1은 적응 배열 안테나 시스템의 구성을 나타낸다.이 시스 템은 배열 안테나,아날로그 회로부,빔 형성 계수,적응 프로세서로 구 성된다.여기서, x K (n),w K 는 각각 임의의 이산 시간을 n이라고 할 때, K개의 배열 안테나에 수신되는 신호와 수신신호의 진폭과 위상을 제 어하는 빔 형성 계수에 해당된다.적응 프로세서에는 사용자 정보신호 의 DOA을 추정하기 위한 알고리즘으로 구현되는데,이 알고리즘에 대 한 수많은 연구가 활발히 진행중이며,

네, 최적의 가중치와 알고리즘에 의해 결정된 내적의 합으로 표현됩니다. 이고, 출력 신호 y는 에르미트 공간(Hermitian space)에서 내적(inner product)으로 표현됩니다.

Incident wave

속도, 집적도 및 저비용의 ASIC(Application Spheric Integrated Circuit)을 갖추고 있습니다. 그림 1.3은 FPGA의 구조를 보여줍니다. 이 구조는 여러 개의 LAB(LogicArrayBlocks)과 LAB의 연결선인 PIA(Programmable Interconnection Array)로 구성되며, 각 LAB은 PAL과 유사한 복잡한 로직을 가지며 여러 개의 매크로셀로 구성됩니다.

Performance

FPGA 디바이스에서 수행되는 디지털 신호 처리는 표 1.1에 표시된 장점을 갖습니다. FPGA는 고성능, 유연성, 재구성성 등의 장점으로 인해 적응형 안테나 또는 SDR(Software Defined Radio) 구현에 중요한 장치로 간주됩니다[4]. 적응형 어레이 안테나 시스템의 신호 처리에서 가장 중요한 매개변수는 각 채널 간의 위상차, 즉 ADC의 샘플링 클럭입니다.

Tx LEs

FPGA에서는 모든 연산이 고정소수점 연산을 이용해 수행되는데, 입출력 데이터 설계에는 멘토 그래픽스의 VHDL(초고속 집적회로 하드웨어 설명 언어)을 사용했다. 신호 성분에 해당하는 방향 벡터는 잡음 부분 공간의 고유 벡터와 직교하므로 θ에 대한 aH(θ)EnEHna(θ)=0은 DOA에 해당합니다. 이때 DOA는 다중 입사 신호에 대한 것입니다.

LOOK UP TABLE (LUT)

이는 샘플링된 IF 신호와 NCO에서 생성된 정현파 신호의 곱입니다. 실선은 동위상 성분에 cos를 곱한 신호이고, 점선은 직교위상 성분에 sin을 곱한 신호이다. 그림 3.6은 디지털 LPF에 의해 생성된 신호입니다. 변환된 신호를 나타냅니다. 8탭 FIR 필터의 입력은 대역 통과 신호와 디지털화된 정현파 신호를 곱하여 생성된 신호이고, 출력은 고조파 성분이 제거된 ZeroIF 신호입니다. 실선과 점선은 각각 LPF를 통과하며, 동위상 성분의 신호와 직교위상 성분의 신호입니다.

그림 3. 4는 그림 3. 1에 보인 DDC를 4채널로 구성하여 ADC에 의해 샘플링된 IF 신호를 나타낸다.표 3. 1에 나타낸 시뮬레이션 파 라미터를 이용하여 시뮬레이션한 결과이다.입력된 신호는 ADC에 의해 4배 오버샘플링 되었다.그림 3

Angle [degree]

채널 선택, 샘플링, 도착 속도 등을 표시 창에서 지정할 수 있습니다. 결과적으로 DDC 창에는 샘플링된 신호의 디지털 하향 변환된 신호가 표시되고, I/Q 창에는 디지털로 분리된 I/Q 신호가 표시됩니다. MUSIC 스펙트럼을 이용하여 DOA 추정 결과를 보여주는 MUSIC 스펙트럼 창과 Q 표시창으로 구성되어 있습니다. DOA 추정 실험을 수행하고 평가하기 위해 무향실에 DOA 추정 측정 시스템을 구축하였다. 그림 4.1은 무반향 공간에 구축된 DOA 추정 측정 시스템의 일반적인 구성을 보여준다. 송신 안테나 부분은 표준 혼 안테나와 신호 발생기를 사용합니다. 수신 안테나 부분은 4소자 모노폴 어레이 안테나, DBF 수신기, A/D 컨트롤 박스, 제어 및 모니터링이 가능한 컴퓨터로 구성됩니다. 송신 안테나와 수신 안테나 사이의 거리는 3미터로 원거리장을 충분히 만족시킵니다.

그림 3. 8여러 가지 snapshot수를 가지는 MUSIC의 DOA 추정 Fi g.3. 8DOA esti mati onbyMUSIC wi thvari oussnapshotnumber.

Transmitting PartReceiving Part

Magnitude [dB]

Frequency[GHz]

Angle [deg.]

LO (2.08 GHz)

RF (2.09 GHz)

MixerPower Divider

IF(10 MHz)

여기서, R은 송신 안테나와 수신 안테나 사이의 거리를 만족하는 원거리장이고, D는 수신 안테나의 표면적이다. 수신 배열 안테나의 중심을 원점으로 하여 x-y 좌표를 설정하고, y축에 대한 수신 배열 안테나의 각도를 θr, x축에 대한 송신 안테나의 방향을 설정합니다.

Tx Ant. y

Anechoic Chamber

Rx Ant

Anechoic Chamber θ θθ

Tx Ant. 2

MUSIC 알고리즘의 기본 전제는 안테나의 독립성입니다. 그러나 실제 배열 안테나에서는 안테나 간에 간섭이 발생합니다. 반파장 간격이 최적의 상호 결합도를 가지지만, 어레이 안테나를 제작할 때에는 전체 반파장 안테나를 사용해야 한다. 설치가 매우 어렵습니다. 따라서 이론상으로는 안테나 소자 수보다 하나 적은 신호원 추정이 가능하지만, 실제 측정에서는 4소자 배열 안테나는 신호원이 1개일 때만 추정이 가능한 것으로 확인됐다. 적응형 배열 안테나 시스템은 4소자 배열 안테나, 낮은 IF형 DBF 수신기, A/D 제어 박스, 제어 및 모니터링이 가능한 컴퓨터로 구성됩니다. 제작된 안테나의 각 소자의 반사계수는 2.09GHz에서 -16dB이다. 2.09 GHz 신호가 DBF 수신기로 입력되고, 2.08 GHz LO에 의해 10 MHz Low IF 신호로 하향 변환되어 A/D 컨트롤 박스로 입력되는 특성을 보여줍니다. A/D 컨트롤 박스 입출력 데이터를 제어하는 I/O 보드, 수신된 신호를 디지털 신호로 변환하고 DDC 및 MUSIC 알고리즘을 수행하는 A/D 보드, FPGA를 구동하는 CPU 보드로 구성됩니다. 입력 신호는 DDC입니다. 이를 ZeroIF 신호로 변환하고 MUSIC 알고리즘을 실행하여 신호 소스가 정확하게 추정되었는지 확인했습니다. 이때 컴퓨터에서 제어 및 모니터링이 가능하도록 GUI 방식을 이용한 시각적 프로그램을 제작하였다. 또한, MATLAB을 이용하여 시뮬레이션을 수행한 결과, MUSIC 알고리즘의 해상도는 입력 신호의 스냅샷 수와 안테나 요소 수에 따라 달라지는 것을 확인하였다.

무향실에서의 DOA 추정 실험 결과, 신호원이 하나만 있으면 방향을 잘 추정할 수 있음을 확인하였으며, 앞으로도 DOA 추정 시 발생하는 오류를 보정하는 방법에 대한 연구를 계속할 계획이다. 그리고 다파장 측량.