EEE 409 TEKNOLOGI SEMIKONDUKTOR SIDANG 1987 88

UNIVERSITI SAINS I{ALAYSIA

Peperiksaan Semesler Pertama

Sidang I9B7/BB

EEE

409

Teknoloqi _# Semikonduktor

II

Tar.ikh:

31 Oktober ¹ 987

Ivlasa:

9.00

pagi - j2.00

^tengahari

(3

Jam)

ARAHAN KEPADA CATON:

Sila paslikan

^bahawa

kertas

peperiksaan

ini

mengandungi

9

muka

surat berserta

lampiran

( I1

muka

surat)

^yang bercetak sebelum anda memulakan peperiksaan

ini.

Jawab mana-mana LIMA

(5)

soalan.

Setiap

soalan mempunyai agihan markah yang sama.

Jawab kesemua soal-an

di

^{dalam Bahasa Malaysia.}

Peraturan Rekabentuk

bagi

Proses CISG adalah

seperti di

Lampiran

rF' (

₆ muka

surat ).

3

s;'

...2/_

B

c

A B

c

-2-

^{lnnn aool}

].

Rajah

Q.l

menunjukkan

satu litar

^{gabungan dengan}

output

^{X dan Y.}

Nyatakan

fungsi litar

^tersebut.

Dengan menggunakan formula

berikut

6 = fn(A, Br Cr

^.

)

^{untuk rangkaian}

transistor

^nl{OS

O

= fn(E, E, e,

^.

)

^{untuk rangkaian}

transistor

^pl'lOS

dapatkan

litar

^CMOS

statik

^untuk

litar

^gabungan

Q.l tersebut.

(sor)

Rajah Q.I

36o

...3/_

2.

-3-

Jika

beban l.OpF

terdapat

^pada

output

^{X dan}

Y,

^anggarkan

nisbah-nisbah untuk

transistor-transistor

^nMOS dan ^pMOS

supaya ^gabungan kesefuruhan nisbah-nisbah

ini

^{dapat memuaskan}

Bn

# = f

dal-am keadaan rworst

case'.

Anggapkan bahawa

mobiliti

-p

elektron

adalah

3 kali lebih

besar daripada

mobiliti

lubang- (50*)

Nyatakan langkah-langkah utama dalam proses

fabrikasi litar

CMOS.

(25?^)

Rajah

Q.2

^(Lampiran

'A')

menunjukkan

satu 'layoutr get

^NAND

yang mewakili topeng-topeng untuk aras-aras yang

tertentu di atas silikon.

Pada garisan yang bertanda X

- Xr

^bagi

setiap

topeng yang

terdapat di

Rajah

Q.2, lukiskan 'cross- section' struktur fizikal get

^NAND

di atas silikon

mengikut langkah-langkah utama proses

fabrikasi litar

^CMOS. Berikan penerangan

lanjut,

tentang proses-proses yang

terlibat

bagi

setiap

langkah.

IEEE 4o9l

35;

(75r)

...4/-

-4-

3.

^Terangkan keLebihan peraturan rekabentuk berasaskan ^rlambdal dibandingkan dengan peraturan rekabentuk berasaskan 'micronr ^-

(2or)

Rajah

0.3(a)

^(Lampiran

'B')

menunjukkan

satu rlayout'

menggunakan peraturan rekabentuk berasaskan rmicronr _yang

mempunyai beberapa

ralat

^peraturan

rekabentuk.

Kenalpastikan

ralat-ralat

^peraturan rekabentuk yang

terdapat

^{pada rlayoutr}

tersebut.

^{Gunakan Lampiran}

rFr

^sebagai trnnduan.

(3or)

Daripada

'layout'

^yang

terdapat

^{pada Rajah}

0.3(a)r

^dapatkan

Iitar

^CMOS

statiknya.

Laksanakan

litar statik

^{CI4OS yang anda}

perolehi di atas 'gate-array'

^yang ditunjukkan

di

Rajah a.3(b)

(Lampiran

'C').

^{Gunakan METAL}

I

^{dan IvIETAL}

II saja

untuk

membuat penyambungan

di antara transistor-transistor

^yang

terdapat pada'gate-arrayr tersebut.

Perhatikan syarat-syarat yang

terdapat di

Rajah 9.3(b)

(5o8)

IEEE 4oel

3?C

...5/_

-5-

4. Berikut

adalah

satu fungsi logik

S-pembolehubah yang terpaksa dilaksanakan menggunakan

litar

^CMOS

statik:-

f=aEdDn+ EdDE+ EeDe+ EcoE+

^aEcDn

+

EcDe

+

^BDE

+

ACoE

+

^cDE

+

ednE

Kurangkan

fungsi logik ini

dengan menggunakan Peta Karnaugh dan seterusnya lakarkan

litar

^CII{OS

statik

^yang

diperolehi.

(5os)

Lakarkan

rajah ranting

untuk

litar

^yang

diperolehi

dengan menggunakan

teknologi rsingle metalr single poly'

mengikut peraturan

di

bawah:-

(a) lokasi transistor

^pMOS hanya dibenarkan dalam

satu baris atas

saja.

(b) lokasi transistor

^nl4OS hanya dibenarkan dalam

satu baris

bawah saja.

(c)

METAL

I

mesti digunakan secara mengufuk

(horizontal) saja.

(d)

POLY mesti digunakan secara menegak

(vertical) saja.

IEEE 4o9l

37;

(sor)

...6/-

-6-

^{IEEE 4o9l}

5.

Anda dikehendaki merekabentuk lampu amaran ISILA _{PASANGKAN TALI}

KELEDART yang mudah untuk model Proton Saga yang baru.

Spesifikasinya adalah

seperti berikut:-

Sensor ^pengesan

berat

(weight sensors)

diletakkan di

^bawah

setiap

tempat duduk depan (dua

saja) kereta

Proton Saga

untuk ^mengesan sama ada tempat duduk

tersebut

diduduki

atau tidak. Suis tali

keledar sentiasa berada

di

^dalam

keadaan 'TINGGI' sehingga

tali

^{keledar dipasang'}

Apabila

suis enjin kereta

dipasangkanr

jika satu

^ATAU

kedua sensor-sensor

tersebut

adalah dalam keadaan

logik

TTINGGITT lampu amaran 'SILA ^{PASANGKAN TALI KELEDART akan} menyala sehingga

tali

^keledar

dipasang.

Sensor-sensor dan lampu afiElran

tidak

akan beroperasi

jika suis enjin kereta

dimatikan.

Berasaskan

spesifikasi inir

anda dikehendaki merekabentuk

litar logik ini

mengikut pendekatan rstandard

cellr

menggunakan

bilangan

sel-sel

yang

paling

minimum. Anda hanya

diberi

bilangan

sel-sel

yang terhad

seperti

yang

terdapat

^dalam

tdirectory"'cad$dist<: Iimkth.austcells] seperti berikut:-

Kod SeI

Jenis

Sel

MO20R4 MO3AA2 MO2ZZL MO4NA5 MO2AA2 t404N05 M040R5

2-Input

OR gate

3-Input

^{AND gate}

Vertical

Feedthrough

4-Input

NAlilD gate

2-Input

^{Al{D gate}

4-Input

llOR gate 4-InpuL OR gate

37i

...7/_

-7-

^{IEEE 40el}

Contoh

sel-se1 ini

^adalah

seperti

^yang ditunjukkan

di

^Rajah

Q.5(a)

^(tampiran

'D')

^dan

O.5(b)

(r.ampiran'D') untuk

sel 2-input

dan

4-input

masing-masing.

Dalam rekabentuk anda, anda mesti mengikut langkah-Iangkah

berikut:-

(a)

Pertamar sediakan

jadual

_kebenaran dan skematik logiknya.

Beri

nama-nama yang sesuai untuk

port-port input

dan

output di atas

skematik anda.

( 30r)

(b)

Keduar berasaskan

sel-sel

yang anda

pilihr

lakarkan

rlayout'

_secara kasar untuk menyambung

sel-sel

^tersebut.

Anda boleh menggunakan tttETAL

I

^{atau POLY atau} keduaduanya.

( 20r)

(c) Ketigar

dengan menggunakan

set

bahasa

rproceduralr

_PAC

seperti

yang

terdapat di

Rajah

0.5(c)

(r,ampiran

'E'), tuliskan satu aturcara

^{PAC yang} boleh menjana

rlayoutl Iitar tersebut

^(ead-pad

I,/o tidak diperlukan).

(sor)

3?,

...9/-

-8-

leee ^aogl

6. Beri

^kelebihan dan keburukan ^TII{ODS (Timing II{OS

Digital

Sirm:lator)

jika

dibandingkan dengan SPICE.

( 208)

Terangkan apa yang anda ^fahamkan dengan maksud

simulator jenis

revent-drivenr.

(308)

Berikan penerangan tentang model elemen

get seperti

NAND, I{OR,

dan

lain-lain

dalam ^TNODS termasuk rnodel

'timing'nya.

Selanjutnyar untuk mencatrni

kestabilan

dalam Tl{ODSr terangkan

prinsip

dominans.

(50r)

7.

^Anda baru

saja dilantik

^{sebagai Pengurus} Projek untuk

merekabentuk

satu cip

perhulcungan (conrnunication

chip)

menggunakan

teknologi

CI{OS

2.5 um. Cip ini

mengandungi nodul-modul RAMI

Pengawal

(Controller), rParallel Multiplier/Accunnrlatort

dan ^ALU

(Arithmetic

Logic

Unit).

Anda hanya

diberi 4

^orang

jurutera

rekabentuk yang

tidak

^mempunyai

pengalarnan. Anda dikehendaki merekabentuk

cip tersebut

dalam masa

6

bulan untuk

satu aplikasi

khas yang rnemerlukan 5000 unit,,

Prestasi cip tidak begitu kritikal tetapi

mesti beroperasi dalam Iingkungan 10O kttz.

...e/-

ftrt.

,6

tz

-9-

^{IEEE 4o9l}

Anda

diberi pilihan

^untuk menggunakan pendekatan rgate-arrayrr rstandard

cell/macrocellr atau 'full custom'.

^Nyatakan

pilihan

anda dan

beri

sebab-sebab kenapa

pilihan itu dibuat.

(40*)

llyatakan bagaimana anda menlrusun pasukan anda dan sebutkan

kaedah relcabentuk yang

diikut,i.

Berikan kelebihan dan kekurangan kaedah

tersebut.

(3os)

Oleh kerana

jurutera-jurutera

anda

tidak

berpengaldllEillr ^anda tergnksa menerangkan langkah-langkah yang

perlu

untuk

merekabentuk

cip

menggunakan

perisian

CAD bermula dengan

mengenal;nsti keperluan sistem sehingga

cip tersebut

dihantar

ke loji fabrikasi

untuk

diproses.

Nyatakan.

(30r)

-ooo0ooo-

,Jl,t

lnne ^aogl

LAI4PIRAN

A

Rajah Q.2

37";

[EEE 40e]

LAIvlPIgry

s

Rajah e.3(a)

Ident:

MIMOS: IGHAZIE.SYMLO] USMEXAM.AF4:

7 Cneated:

18-SEP-87 09: 19:55

t

+,--*--.

\/tt ll

li tl

tl

tl

_) L

IJIJU*''

J

3is

LATjPTRAN F

-

^(VI)

Des i

on

^{ru I}

es 3u

^CHOS

I/ersion 1.0

4.L2

^{SUBSTRATE CONTACTS}

The following rules aPPIY Eo

^N+

For the oEher t,YPes of

^{subs t raLe}

secLion 4.5 valid.

wcu wcu 5N ICH SCUNI

: Hinlmum contact overlaP of P+ area : Hinlmurn contact overlap of. N+ area : Minlmum spacing N+imPlant edge to

to P+ butt,ing contacts.

contacts are the rules

gate in direction of diffusion.

^.

Mlnimurn spaclng N+imPIant edge to substrate conLact (cut,s).

^.

IEEE 4o9]

of 4um 4um 5um 1um

T;;r

_r_ _ l-

I

I

-+

^L

L_

Subst.rai.e

--l

contacts

Contacts betneen ^{VSS and}

P-we I

I

anci V00 and subst rate shoulcl be ^maci

e

^{as ol}

ten

^as

conven

ient, but at least

^one contact Pen

well

^{ancl one}

t

$ 3eveny ^{1?5 um.}

t"r,

^aogl

LAMPIRAN F

-

^(V)

Desion rules 3u

^CHOS

4.10

EPOCH EPACH ENACH SPODI

or

Velston 1.0

POLYSILICON TO DIFFUSION

Htnimum polysilicon gate extension 3

um

Hinimum source or drain beyond gate 4

^um

Hinimum spacing polysilicon to diffusion 1

^um

4.11

OPOCU ODICU OHECU SCUCH

CUTS ^TO

Minimum Minimum Minimum Minimum

POLYSILICON, DIFFUSION AND HETAL

polysilicon overlap of cuts 2

^um

diffusion overlap of cuts 2 y.

metal overlap of (all) cuts.. ..., 2

^um

spac i

ng

cu

ts to

^ga

t,e 3

^um

38'

r,N{prRAN

n - (rv)

Design rufes 3u

^CHOS

4.8

ONIDI SNIDI

Version 1.0

N+IHPLANT TO DIFFUSION

Minimum N+implant ovei'IaP of Hinimum spacing N+implant to

IEEE 4o9l

N+.. 2

^unr

P+.. 2

^um

4.9

OPWNA SNGPW SPAPW

P-WELL

TO

DIFFUSION

Hinimum P-weII overlap of

^N+

Hinimum spacing P-welI Eo

^N+

Hinlmum spacing P-weIl Lo

^P+

outstde (edge Eo edge is

^OK)

lnside P-wel1... 3

^um

outside P-welI... 9

^um

completely

P-wetl.. ... 9

^um

38?

r,nuprnaN

r, - (rrr)

Design rules 3u

CHOS

4.5

wcu wcu SCUCU ^:

Version 1.0

CUTS

Cuts t,o polysilicon or diffusion. Size 3

um

x 3

^um

Cuts Eo substrat,e. Size 3

um

x 3

^um

Or if P+ to N+ butting conLact. g

_um

x 3

^um

Hinimum spacing 3

^um

=3

or

^=B

-+

4.5

WME

SHEHE

I H | t| ^

I t3t tt'r

_a

cJ

I.IETAL

Minlmum

Hinimum

4um

3um

I

4.7

^BONDCUTS

WPR : Size for probing cuts... 15

um

x 15

^um

SPRPR

: Hinimum spacing probin! cuts ZS

um

WBO : Size for bonding cuts ..130

um

x 130

^um

SBOBO

: Hinimum spacing bondcuts. . 130

^um

OI'IEBO

: Hinimum metal overlap of bondcuts 10

um (

See sect

i on

5.5 for figures)

3E;

lr

(+

4

"3

j

width

sPac i n9

lnee ^aogl

IEEE 40el LarlPrniuq

r - (rr)

' Deslqn

4.3

WPO SPOPO

4.4

WNI

SNINI

rules 3u

^CMOS

Version 1.0

POLYSILICON

Hinimum

v{idt,h

Hinimum spacino

N+IMPLANT

Hinimum width

Hinimum spacing

^.

...

t?

l

'?

I

rl ^ls

l b.-

3um 3um

5um 3um

I

L J

3

8.;

IEEE 4o9l LAilPIMN F

4.

DESIGN RULES

OF

THE

E15G

PROCESS

4.1

wPw

^:

SPWPW ^:

P-WELL

l'l1n i mum P-we I

I Hinimum

_P-we11

for wells at di

dimension

Lo

P-weI

1

spac i ng f f

erent pot,entials.

. ^.

4.2

WDI SPDPI) SNDND SNDPD

DIFFUSION

Hinimum widt,h

5um 15

^um

um um um 3 3 4

or

Hinimum spacing

Hinimum spacing N+ to

P+

(+4

a

II

38t

IEEE 4oe]

LAIUPIMN ^E

PROCEDURE

ax (x :

coordinate)

PROCEDURE

ay (y :

coordinate)

PROCEDURE branch

PROCEDURE

cell.ref

^{( refnane, cellnane,} lnstnarne

:

strtype ) PROCEDURE

defcell

^(name

: strtype)

PROCEDURE drawxy

( x,y :

coordinate;

transformatlon : strtype)

PROCEDURE dy

(y :

coordinate)

PROCEDURE dx

(x :

coordlnate)

PROCEDURE endb

PROCEDURE endcell

PROCEDURE

getrefvire

^(name

: strtype)

PROCEDURE

lnet

^(nane

: strtype)

PROCEDURE laJrer (nane

:

etrtype)

PROCEDURE outform (output_format

: strtype)

PROCEDURE

port (attrlbute :

etrtype)

PROCEDURE procesa (name

: strtype)

PROCEDURE

ref

^(name

: strtype)

PROCEDURE

ufd

⁽ Etart_of_ufdname

:

etrtype ) PROCEDURE

vlrexy (x,y :

coordlnate)

FUNCTION

getrefx

(na.me

: strtype) :

coordlnate;

FUNCTION

getrefy

^(name

: strtype) :

coordlnate;

Ra.1ah

Q.5(c)

"PAC Procedure Declarattons"

38$

LAI{PIRAN ^D

UDD

Key

^:

F-rS{rBrFl

lEFTffil

Key

^:

Output : Q

Inputs :' A,D

leee ^aogJ

a

A,8,C,D Metat2 (t0.um)

Poly B ttn)

Rdah Q.5 (a)

IT#I'FfifiN

Filffil

MeLal? (to tm/ Output

Poly G td Inputs

Raiah Q.I( b)

3re

W

^{S\l^t}

t!',lrW

_H?-LI+

.-- /* ,^,

'

J{rsr1'r-7/ - ^ /Vll\ l+boo?tll-

SVIA

^{H b}

oqthr

(q)

r'b- ^qBfBu'

T88

{.,?'J + l.g S-r:)VJ-s{a T SV'A I=SJ--lo Arse 10 JJlq o-l fr lvraY{ JtSr{r'ra?

6l-.C*o :I -1VrAW e-r- Slr3xt,rqr llf rol=nr

h-C.r

o

= -1Y.L3W qt afN SICD

-ti)\dJ-l.lo2

-1VreV{

_N

t aer.dgs# srv Stt?\al!

^-DaFrod

(l-.rc.o T. -lvl?w = <+3)J-e{) {trb Y\'tltM

3-1!

^I

S3rwEd 5panrs -[ar"lo> lhrtll lt3Jgn

-laNHVh?

^btrttlD\M

o

a

a t

a

,rVilUV S0l,ll lVI3hl 3lBn00

I

I lr;l

ll,l

fFit_')

o D D I o n o D

C

f

o-l

;1

I

O

D

tl tl

tl

o !

t-t rl

tl

r-l o

I

I D D l- ! n -

^II

tr

=[ tN l- - t l n D n ! n ! ! o

l. ldt

I \ l.

il

^,I

L

I

^D

n o D

^D

o D

^LJ

l-[!i arrl

) l!

l )

I

tl

tl

D

!

_{D D}^III

n

L J L

! !

^tJ

D

't

# ! D

^D

o

^D

ii

^r'1t_,

,o

.t 'l

D

D D n

^t-'l

o il r

p

I {

I

n n

tl tl

t-l D

ll

U

D

D

tr

I

D

t-l ti

r-r I C --l

^r

lllq

-,Jl

I

ll

r

I

I

I I

_]ITJ T'JIt

tti'r {e

^-+-

I

^C

rt o C 'al

^C

I

^D

C

ld/, dl.t

)J,\

,l,\1

II

^-ry.

tr'il I leor

^gssl

1A

13l-{NVH" br.trtrrl.'r

C NVIIIdWVT