EEE 426 - KEJURUTERAAN LITAR BERSEPADU OKT-NOV 1994.

IINI\IERSITI SAINS MALAYSIA

Peperiksaan Semester Pertama Sidang Akademik 1994195

Oktober

-November

¹⁹⁹⁴

EEE

4?6 - Kejuruteraan Litar Benepadu

Masa :

[3

jam]

AIU{II{N KEPADA CALON

^:

Sila

pastikan bahawa kertas peperiksaan

ini

mengandungi

FNAM (6) muka

surat bercetak dan

E![|M (6)

soalan sebelum ^anda memulalon peperiksaan

ini.

Jawab

mana-manaL[dA

⁽⁵⁾ soalan sahaja.

Agrhan markatr bagi soalan diberikan

di

sut sebelah kanan sebagai peratusan daripada markah keseluruhan yang dipenrntukkan bagi soalan berkenaan.

Jawab semua soalan di dalam BahasalVlalaysia.

...21-

IEEE ⁴²⁶¹

I

.

^{Cartalir berikut (Rajah 1)} menunjul&an langkatrJangkah asas dalam pembuatan proses CMOS tolagq-p.

-2-

substrate oxidation

I

+

photomask

(p-well) ionimplant& drivein I

ohotomask

I

^l

?

Mask (threshold adjust) ion-implant

I

(n-channel) Mask

I

(threshold adjust)

i on-impl

I urt

(pchannel) Deposit

I

polysilicon

?

**T

^channel

ion-implant n-type

*

Mask n-channel

+

Photomask (gates)

ion-implgt ptype

s/D

furneal/drivein t

Photomask (contacts)

t

+

Deposit aluminium Photomask

t

(aluminium)

Allov t t l'

C\{D

overglaze

t

I

PhoCImask ^(fi nal contacts)

R4Jetr

I

106 il

...31-

F,EE ⁴²⁶¹

Lukiskan struktur CMOS yang

dihasilkan daripada langkah-langkah

di

atas.

Terangkan s€cara kasar proses-proses pengoksidan, topengfoto, penanaman-

ion,'drive-in',

penopengan (selaras-ambang)

dan endapan polysilicon

menggunakan gambarajah yang sesuai.

(20 _markatt)

Terdapat beberapa

teknologi semikonduktor

^dengan berbagai kebaikan ^dan keburukan. Terangkan teknologi-teknologi proses dwikutub,

MOS dln

GaAS menurut butir-butir berikut :-

(i)

berbagaijenis dari teknologi tersebut

(iD

kebaikan dan keburukan

(iii)

kegmaan utafira,

(15 markah)

Pada satu

cart4

bandingkan

teknologi-teknologi di

atas menurut perameter- pammeter berikut;-

(i)

saiz/lcekornpleksur

(ii)

kelajuan

(iii)

lesapan kuasa

(5

mukah)

3

. (a)

Buat perburdingan jalan kerja di antara logik ingatan statik dan dinamik (dengan

ilutrasi)

(10 markah)

O) Litar-litar logik dinamik tidak dibuat dalam teknologi dwi*utub'

terangkan seb ab-s ebabnya.

(2

mu*ah)

-3-

)

107

&!

...4t-

-4-

_{IEEE 426I}

(c) Dalam

rekabenfi,rk

suatu alray ingatan DRAlvI, didapati

bahawq lengatran pada

dawai pilih

barisan polisilikon adalah terlalu besar, dan

adalah

dicadangkan supaya dawai itu dilebarkan

untrk

mengurangkan rintangan setara. Adakeh

ini boleh

atau tidak menyelesaikan masalatr lengahan tersebut. Adakah

ini

boleh mendatangkan kesan buruk kepada array ingatan? Terangkan.

(8

marloh)

4. (a)

Program SLJPREM berikut menerangkan suatu proses:

TITI"E EXAN{

GRID YIt{r{X=a, DPIII=2, DYSI4.0I

SUBS ELEM=P, CONC=I815, 0RNT=1 I

I

PRTNTI{EAD-Y

PLOTTOTL=Y, WND=I

STEP TYPE=PDEP, TEMP=950, TIME=45, E[,EM=B, CONC=1820 PLOT T0TL=Y, WND-4

STEP TYPE=O)flD, TEMtsl 1,00, TIME=45, MODL=DRYI EI{D

Terangkan ^proses yang dimaksudkan. Berikan ^secaf,e terperinci paraneter- paf,ameter

yang

digunakan.

Juga, ramalkan keputusan yang

bakel dihasilkan bila dilalsanakan.

(8 markah)

(b)

Terangkan

firktor-faktor

penimbang

bag

rekabentuk

ASIC

m€oggunakan implementasi

berikut-

(i) PLD

(ii)

EPLD

(iii)

Gate Array

(iv)

Sel piawai

dan'Silicon

Compilers'

(12 markah)

...51-

ffi 10 8 t

-5-

IEEE ⁴²⁶¹

5

. (a)

Terurgkan tiga jenis bonding Cip-dan-Dawai

berikut-

(i)

Bonding Dawai'Thermocompression'

(iD BondingDawai'Thermosonic'

(iii)

Bonding Dawai 'Ultrasonic'

Berikan kebaikanftekurangan tiap-ti ^ap satr.

(8 markah)

(b) Teknologi

Penghimpun

Komponen (Component

^assembly

technology)

bermula

dengan'through-hole technology' (THT).

Dengan kebangkitan 'surface-mount technology'

(SMT), safi

pertarungan sudah pun bermula'

Tulis esei mengenai ciri-ciri

asas

tiap-tiap teknologi tersebut. Buat

perbandingan ke,baikan dan keburukan di antara keduanya'

(12

marloh)

6.

^{Adatah suatu}

prinsip

^asas rekabentuk sistem

elektronik

batrawa semakin

jauh ia melalui

^lintasan kesepaduan sistem (systern integration _Path), maka adalah

lebih

mahal

unhrk

menggantikan komponen yang mempunyai

ralat.

^{Sebagai contoh}

puhatikan jadual di bawahini:

Peringlot penemuan ralat

Kosgmtian

Die $o'lo

Cip terbunglus

'

^$1.00

PCB

^$10.00

Sistem

semasapenrbuatan

^$100.00

System dalam

operasi

^$1000.00

Cip gagat

$emasapenerbangan

^$$$$$$$$$$

st; 109

.,.61-

-6-

IEEE 426]

Terangkan secara terperinci strategi-sffategi yang mungkin dilalsanakan pada

peringkat pre-fabrikasi dan post-fabrikasi, Huraikan

apakah

dia

konsep Rekabentuk-untrk-keterujian _@esi gn-for-Testabi

lity).

(20 markah)

- oooOooo-

110

ffit