4. Phase Locked Loop Pengertian Phase Locked Loop
4.3. Frekuensi Synthesizer
0 dB = 20 log x –0,15 = -3 dB
Untuk menetukan besar frekuensi cut-off filter kita butuhkan analisis vektor low pass filter berikut :
Gambar 35. Analisis vektor low pass filter
Vc (Vout) akan menjadi 0,707 x V in saat θ = 450. Ini terjadi saat Xc = R. Frekuensi output pada kondisi ini adalah :
Xc = fc
π
2 1 Diperlukan Xc = R, jadi : R = fcπ
2 1Batasan frekuensi cut-off didapatkan :
fc =
RC
π
2
1
4.3. Frekuensi SynthesizerPenyusunan frekuensi (frequency synthesizer) bukanlah sebuah pembangkit frekuensi dalam arti yang sama seperti sebuah osilator, tetapi adalah sebuah pengubah frekuensi (frequency converter), yang menggunakan suatu rantai dengan
phase-locked loop, PLL dan penghitung-pengbitung digital (digital counters) dalam suatu sistem umpan-balik kesalahan-fase yang menjaga bahwa keluaran akan berjalan menurut suatu hubungan fase yang telah ditentukan terhadap sinyal pedoman (reference). Kestabilan frekuensi keluaran ditentukan oleh kestabilan dari osilator pedoman, yang biasanya adalah sebuah rangkaian osilator dengan pengaturan kristal. Prinsip-prinsip penyusunan frekuensi telah dikembangkan sejak tahun 1930, tetapi kebanyakan hanya diterapkan pada peralatan yang sangat rumit, karena tingginya harga komponen-komponen tersebut. Chip-chip rangkaian-mikro (microcircuit chips) yang khusus dirancang untuk penggunaan ini sekarang sudah tersedia dengan harga yang rendah, dan penyusunan-penyusunan frekuensi makin banyak digunakan untuk pemilihan saluran dalam peralatan komunikasi.
4.3.1. Programmable Divider
Sebagai jantung dari penyusun frekuensi adalah rantai fase-terkunci (phase-locked loop). Sebuah loop fase-terkunci dilukiskan dalam gambar 36 dan kerjanya dapat digambarkan sebagai berikut. Sebuah osilator yang stabil menghasilkan suatu frekuensi pedoman gelombang-persegi (square-wave reference frequency) yang memberikan satu dari masukan-masukan ke rangkaian detektor-fase. Frekuensi pedoman ini dapat mempunyai nilai berapa saja yang mudah diperoleh, tetapi biasanya frekuensi dipilih sedemikian sehingga dapat digunakan sebuah rangkaian osilator kristal. Sebuah osilator yang diatur-dengan-tegangan (VCO) membangkitkan frekuensi keluaran akhir fo, dan dirancang sedemikian sehingga dapat ditala pada seluruh cakupan, yaitu dan frekuensi minimum sampai frekuensi maksimum yang di kehendaki. Keluarannya langsung diumpankan ke beban, dan juga digunakan untuk mendorong suatu penghitung biner (binary counter) yang dapat diprogram (programmable divider), yang berfungsi sebagai pembagi frekuensi N, di mana N adalah bilangan yang diprogramkan ke dalam counter itu. Keluaran counter adalah sebuah gelombang persegi pada frekuensi pedoman, yang merupakan masukan kedua ke rangkaian detektor fase.
Detektor fase
Gambar 36. Penyusun frekuensi dengan counter
Detektor fase itu adalah sebuah rangkaian logis (logic circuit) yang menghasilkan suatu sinyal dc yang besarnya sebanding dengan selisih fase antara sinyal pedoman fr dan keluaran counter fo/N, seperti yang telah kita bahas pada sub bab 4.1. Sinyal dc ini difilter untuk meratakan kebisingan dan memperlambat respons rangkaian untuk mencegah “overshoot” (keterlanjuran) atau osilasi dan dipasangkan sebagai masukan pengatur ke VCO. Bila selisih fasa antara kedua sinyal fr dan fo/N adalah nol, keluaran dc dari detektor fase
adalah tepat sebesar yang di perlukan untuk menala VCO pada frekuensi N.fr. Bila ada perbedaan fase antara keduanya, bias yang dimasukkan ke VCO akan berubah dalam arah yang akan menaikkan atau menurunkan frekuensi fo secukupnya saja sehingga selisih fase tersebut akan menghilang. Begitu keluarannya mencapai nilai N.fr, VCO akan “mengunci pada” (“lock onto”) frekuensi itu, dan rantai umpan-balik akan mencegahnya dari penyimpangan. Frekuensi keluanan fo diatur untuk suatu nilai baru dengan mengubah bilangan di mana counter itu membagi. Hal ini dilaksanakan dengan bantuan saklar-saklar “thumbwheel” atau dengan pertolongan sebuah register yang ke dalamnya dapat di masukkan sebuah bilangan baru untuk N, guna mengatur titik set dari counter tersebut. Bilangan N adalah banyaknya pulsa-pulsa yang akan dihitung oleh counter sebelum counter itu mulai dengan perioda baru (recycles); N diberikan dalam kode biner.
4.3.2. Pra-skala
Penyusun frekuensi sederhana seperti yang telah dilukiskan di atas hanya akan menghasilkan frekuensi-frekuensi keluaran yang sama dengan kelipatan bilangan utuh dari frekuensi pedoman, fr. Jika diinginkan frekuensi-frekuensi lain yang terletak diantara nilai-nilai tersebut, harus digunakan praskala. Alasan lain dari pemakaian praskala ialah karena pada frekuensi-frekuensi tinggi (di atas 100 MHz) counter-counter yang dapat diprogram tidak ada tersedia. Counter-counter praskala dengan modulus-tetap digunakan untuk memperkecil hitungan ke suatu frekuensi di bawah batas 100 MHz tersebut, dan kemudian keluaran praskala dapat mendorong sebuah counter frekuensi rendah yang dapat diprogram dan yang dapat pula diperoleh dengan mudah.
Gambar 37 menunjukkan bagaimana sebuah rangkaian praskala dapat digunakan untuk memungkinkan pembagian dengan suatu bilangan yang tidak utuh (suatu bilangan yang mengandung bagian pecahan). Rangkaian praskala adalah sebuah counter bermodulus-dua; yaitu pada ragam (mode) yang satu rangkaian menghasilkan suatu keluaran untuk setiap P pulsa-pulsa masukan, sedangkan pada ragam yang lainnya, sebuah keluaran untuk setiap P+1 pulsa-pulsa masukan. Dua buah counter frekuensi rendah yang dapat diprogram menghitung pulsa-pulsa keluaran dari rangkaian praskala; counter utama menghitung B pulsa, dan counter kedua menghitung A pulsa.
Pada permulaan suatu siklus, kedua counter diatur untuk bilangan-bilangan yang diprogramkan untuknya (yaitu B dan A). Selama counter A mengandung sebuah bilangan bukan nol, praskala akan dibuat untuk menghitung dalam cara atau dalam ragam P+1, sehingga rantai counter akan menghitung ke bawah untuk (P+1). A pulsa, sampai counter A menjadi nol. Pada saat ini, rangkaian praskala akan dipaksa untuk menghitung dalam cara P, dan juga masukan ke counter A akan dimatikan sehingga counter A akan tetap pada keadaan nol
sampai counter B menyelesaikan hitungannya. Pada saat di mana counter A sudah mencapai keadaan nol, counter B akan mengandung bilangan (B-A) dan kemudian akan mulai menghitung ke bawah dari (B- A) pada setiap pulsa yang ke P dari keluaran. Bila counter B mencapai nol, kedua counter kembali (reset) ke bilangan-bilangannya yang diprogramkan dan perioda dimulai kembali.
Gambar 37. Penyusun frekuensi menggunakan praskala
Hasil dari prosedur praskala ini diperlihatkan dalam persamaan dibawah ini: fo = Nfr = Pfr P A B ⎟ ⎠ ⎞ ⎜ ⎝ ⎛ + = [ ( B – A ) (P) + (A) ( P + 1 ) ] fr
yang menghubungkan frekuensi keluaran pada frekuensi pedoman dengan modulus-modulus dari ketiga counter sebagai suku-sukunya.
Karena setiap bilangan pecahan dapat dinyatakan dengan pendekatan yang sangat baik sebagai perbandingan dari dua bilangan utuh, jumlah frekuensi-frekuensi tepat yang dapat di”dial” (diminta) dari penyusun frekuensi-frekuensi ini bertambah banyak. Keuntungan lain ialah bahwa hanya rangkaian praskala saja yang perlu bekerja pada frekuensi-frekuensi yang sangat tinggi, sedangkan counter-counter yang dapat diprogram boleh dibuat dari komponen-komponen frekuensi-rendah yang dapat diperoleh dengan mudah.