Strategi Kontrol Berbasis FPGA untuk Motor BLDC Tiga Fasa
YOSHUA OKTAVIANIS HARENDRA, SLAMET RIYADI Universitas Katolik Soegijapranata
2.2 Kontrol Kecepatan Motor BLDC menggunakan FPGA
D-FF set reset Duty cycle reset Output PWM
Gambar 2. Diagram blok pemrograman PWM variable duty cycle menggunakan FPGA
Untuk mengaktifkan output dari FF pada jumlah yang ditentukan yaitu :
π·πΆ _ π‘πππ πππ _ π£ππ ππ _ π£ππ β 20ππ (1) Pada pengimplementasian frekuensi PWM akan di turunkan ke 5KHz maka nilai (per_val) adalah 9999:
πππ _ ππΈπ πππ _ π£ππ 1 β 20ππ 200 ππ (2)
2.2 Kontrol Kecepatan Motor BLDC menggunakan FPGA
Pada gambar 3 ditunjukkan sinyal analog dari duty cycle selector akan dikonversikan ke sinyal digital oleh ADC 0820 yang kemudian akan diproses oleh FPGA Altera Cyclone IV untuk menghasilkan PWM yang nantinya akan mengendalikan kecepatan motor BLDC. Motor BLDC mempunyai tiga hall effect sensor yang akan dijadikan input dari FPGA Altera Cyclone IV kemudian menghasilkan enam output untuk mengendalikan saklar IGBT (Pereira, 2013).
Duty cycle selector ADC0820 FPGA Altera Cyclone IV DC source Driver BLDC Motor Converter Hall Effect 1, 2, 3
Yoshua O.H dan S. Riyadi
Untuk rangkaian konfigurasi inverter tiga fasa pengendali motor BLDC dapat dilihat pada Gambar 4. DC S1 S2 S3 S4 S5 S6 Rx Ry Rz RxBEMF RyBEMF RzBEMF Lx Ly Lz VirtualΒ Netral
Gambar 4. Rangkaian konfigurasi inverter tiga fasa tiga lengan
Pada Gambar 5 menunjukkan penyambungan gerbang logika yang kemudian akan diubah menjadi bahasa VHSIC Hardware Description Language (VHDL) pada aplikasi Quartus II untuk mengendalikan motor BLDC. Terdapat input dari hall effect sensor yaitu H1, H2, dan H3 yang diolah melalui gerbang logika kemudian akan menghasilkan pola komutasi untuk saklar S1, S2, S3, S4, S5, dan S6. Untuk pengendalian kecepatan motor BLDC saklar S2, S4, dan S6 diberi input PWM 1, PWM 2, dan PWM 3.
H1 H2 H3 S1 S2 S3 S4 S5 S6 PWM 1 PWM 2 PWM 3
Strategi Kontrol Berbasis FPGA untuk Motor BLDC Tiga Fasa
3. HASIL DAN PEMBAHASAN
Prototipe yang telah dibuat menggunakan motor BLDC (a) yang dikontrol oleh FPGA Altera Cylone IV (b) dan komponen lainnya yang digunakan adalah downloader FPGA (c), inverter IGBT SEMIKRON SK35GD065ET, driver IGBT(d), baterai 12V DC (e), tiga buah sensor arus LEM HX-S10P SP2 (f), tiga buah resistor 10KΞ© sebagai penyambungan instalasi virtual netral, ADC 0820 (g) dan osciloscope (h) yang dijelaskan pada Gambar 6.
Gambar 6. Prototipe untuk eksperimen
Setelah melakukan analisis, maka diperlukan pengujian prototipe yang sudah dibuat. Setelah itu dilakukan pengambilan data untuk memperoleh hasil. Data yang diambil adalah hasil output dari FPGA untuk mengendalikan saklar yang terdapat pada converter. Pada output FPGA terdapat perbandingan PWM dengan duty cycle 25%, 50% dan 100% untuk memperoleh kecepatan putaran motor yang berbeda. Pada Gambar 7 dan Gambar 8 dijelaskan tentang hasil output enam saklar aktif yang digunakan untuk mengendalikan motor BLDC dengan injeksi PWM dengan duty cycle 100% menggunakan inverter tiga fasa. Menghasilkan kecepatan putar motor BLDC sebesar 2358,4 rpm.
Gambar 7. Hasil pengujian laboraturim (a) sinyal S1, (b) sinyal S2, (c) sinyal S3, (d) sinyal S4 dengan injeksi PWM duty cycle 100% yang dihasilkan oleh FPGA
Yoshua O.H dan S. Riyadi
(a)
(e)
(f)
Gambar 8. Hasil pengujian laboraturim (a) sinyal S1, (e) sinyal S5, (f) sinyal S6 dengan injeksi PWM duty cycle 100% yang dihasilkan oleh FPGA
Pada Gambar 9 dan Gambar 10 dijelaskan tentang hasil output enam saklar aktif yang digunakan untuk mengendalikan motor BLDC dengan injeksi PWM dengan duty cycle 50% menggunakan inverter tiga fasa. Pada sinyal B, D, dan F yaitu saklar bawah yang diberi injeksi PWM dengan duty cycle 50%. Menghasilkan kecepatan putar motor BLDC sebesar 1248,6 rpm.
Gambar 9. Hasil pengujian laboraturim (a) sinyal S1, (b) sinyal S2, (c) sinyal S3, (d) sinyal S4 dengan injeksi PWM duty cycle 50% yang dihasilkan oleh FPGA
(a)
(e)
(f)
Gambar 10. Hasil pengujian laboraturim (a) sinyal S1, (e) sinyal S5, (f) sinyal S6 dengan injeksi PWM duty cycle 50% yang dihasilkan oleh FPGA
Pada Gambar 11 dan Gambar 12 dijelaskan tentang hasil output enam saklar aktif yang digunakan untuk mengendalikan motor BLDC dengan injeksi PWM dengan duty cycle 25% menggunakan inverter tiga fasa. Pada sinyal B, D, dan F merupakan saklar bawah yang diberi
Strategi Kontrol Berbasis FPGA untuk Motor BLDC Tiga Fasa
injeksi PWM dengan duty cycle 25%. Menghasilkan kecepatan putar motor BLDC sebesar 643,7 rpm.
Gambar 11. Hasil pengujian laboraturim (a) sinyal S1, (b) sinyal S2, (c) sinyal S3, (d) sinyal S4 dengan injeksi PWM duty cycle 25% yang dihasilkan oleh FPGA
(a)
(e)
(f)
Gambar 12. Hasil pengujian laboraturim (a) sinyal S1, (e) sinyal S5, (f) sinyal S6 dengan injeksi PWM duty cycle 25% yang dihasilkan oleh FPGA
Pada Gambar 13 dan Gambar 14 dapat dijelaskan bahwa semakin kecil presentase duty cycle, maka semakin lebar perioda sinyal tegangan dan arus. Demikian pula sebaliknya semakin besar presentase duty cycle, maka semakin rapat sinyal tegangan dan arus.
(c) (b) (a)
Gambar 13. Hasil gelombang tegangan (a) Va dengan injeksi PWM duty cycle 100%, (b) Va dengan injeksi PWM duty cycle 50% dan (c) Va dengan injeksi PWM duty cycle 25%
Yoshua O.H dan S. Riyadi
(c) (b) (a)
Gambar 14. Hasil gelombang arus (a) Ia dengan injeksi PWM duty cycle 100%, (b) Ia dengan injeksi PWM duty cycle 50% dan (c) Ia dengan injeksi PWM duty cycle 25%
Tabel 1. Hasil Pengendalian Kecepatan Motor BLDC
Duty Cycle Vin RPM
100% 15V 2358.4
50% 15V 1248.6
25% 15V 643.7
4. KESIMPULAN
Strategi kontrol berbasis FPGA untuk motor BLDC tiga fasa telah disajikan pada uraian diatas. Hasil pengujian menunjukkan bahwa dengan menggunakan ADC yang outputnya dijadikan masukan bagi FPGA, maka duty cycle bisa diatur. Dengan mengatur duty cycle, maka kecepatan motor BLDC dapat dikendalikan. Pengukuran kecepatan dapat dilihat dengan acuan lebar pulsanya.
DAFTAR RUJUKAN
Alecsa, B. (2010). Design. Validation and FPGA Implementation of a Brushless DC Motor Speed Controller Bogdan, (pp.1112β1115).
Alecsa, B., Motor, C.B. & Control, S., 2010. An FPGA Implementation of a Brushless DC Motor Speed Controller, (pp.99β102).
Scholar, P.G. (2017). Performance Analysis of Conventional and Digital PWM Control Scheme for Speed Control of BLDC Motor Drives. (pp.69β75).
Sathyan, A. et al., 2009. An FPGA-Based Novel Digital PWM Control Scheme for BLDC Motor Drives. , 56(8), 3040β3049.
Milivojevic, N. et al., 2012. Stability Analysis of FPGA-Based Control of Brushless DC Motors and Generators Using Digital PWM Technique. , 59(1), 343β351.
Pindoriya, R.M., Field Programmable Gate Array Based Speed Control of BLDC Motor.
Pindoriya, R.M. et al., 2018. FPGA Based Digital Control Technique for BLDC Motor Drive. 2018 IEEE Power & Energy Society General Meeting (PESGM), 1β5.
Pereira, F., 2013. FPGA based Speed Control of Brushless DC Motors using IOPT Petri Net models, (pp. 1011β1016).
Strategi Kontrol Berbasis FPGA untuk Motor BLDC Tiga Fasa
_________________________________________________________________________
Pertanyaan:
1. Apakah ketika mengukur kecepatan sinyal PWM motor sudah dijalankan? 2. Divais FPGA apa yang digunakan? 3. ADC yang digunakan internal atau eksternal?
Jawaban:
1. Motor dijalankan ketika mengukur sinyal PWM, yang diukur adalah poros BLDC. 2. Alteracyclone 4, dengan aplikasi quartus 2. 3. ADC eksternal 8 bit untuk diolah FPGA untuk menghasilkan sinyal PWM.
Prosiding Seminar Nasional Energi, Telekomunikasi dan Otomasi SNETO 2019