BAB I. Pengenalan Gerbang Logika Dasar
BAB 6. Flip-flop
6.2. Teori Dasar
Pemahaman terhadap rangkaian Flip-Flop (FF) ini sangat penting karena FF merupakan satu sel memori. Keadaan keluaran FF dapat berada dalam keadaan tinggi atau keadaan rendah, untuk selang waktu yang dikehendaki. Biasanya untuk mengubah keadaan tersebut diperlukan suatu masukan pemicu. Berikut ini akan diuraikan secara singkat tentang berbagai tipe FF
Flip-Flop SR
Flip-Flop SR merupakan rangkaian dasar untuk menyusun berbagai jenis FF yang lainnya. FF-SR dapat disusun dari dua gerbang NAND atau dua gerbang NOR.
S R Qn+1
0 1 1
1 0 0
1 1 Qn
0 0 Dont Care
S R Qn+1
0 1 0
1 0 1
0 0 Qn
1 1 Dont Care
Gambar 6.2. FF SR dari Gerbang NOR
Mengeset FF berarti membuat keluaran Q = 1 dan mereset FF berarti membuat keluaran Q = 0 dari kondisi stabil/ tak berubah. Mengeset FF dari gerbang NAND
dapat dilakukan dengan membuat S = 0 dan mereset dilakukan dengan membuat R = 0. Sedangkan mengeset FF dari gerbang NOR dapat dilakukan dengan membuat S = 1 dan mereset dengan memberi nilai R = 1.
Gambar 6.3 berikut ini melukiskan keluaran dari FF SR dengan menggunakan gerbang NAND.
Gambar 6.3. Sinyal Keluaran Pada FF SR
Flip Flop SR Terlonceng
FF jenis ini dapat dirangkai dari FF-SR ditambah dengan dua gerbang AND atau NAND untuk masukan pemicu yang disebut dengan sinyal clock (ck).
Gambar 6.4. FF Terlonceng dari NAND ck S R A B Qn+1 0 0 0 1 1 Qn 0 0 1 1 1 Qn 0 1 0 1 1 Qn 0 1 1 1 1 Qn 1 0 0 1 1 Qn 1 0 1 1 0 0 1 1 0 0 1 1 1 1 1 0 0 Dont care
Gambar 6.5. FF Terlonceng dari NOR ck S R a b Qn+1 0 0 0 0 0 Qn 0 0 1 0 0 Qn 0 1 0 0 0 Qn 0 1 1 0 0 Qn 1 0 0 0 0 Qn 1 0 1 0 1 0 1 1 0 1 0 1 1 1 1 1 1 Dont care
Dari tabel kebenaran kedua rangkaian diatas terlihat bahwa untuk sinyal clock yang tinggi, FF ini bekerja seperti FF-SR dari gerbang NOR, sedangkan untuk sinyal clock yang rendah, keluaran Q tidak bergantung kepada input R dan S, tetapi tetap mempertahankan keadaan terakhir sampai datangnya sinyal clock berikutnya. Sebagai ilustrasi, berikut ini diberikan contoh bentuk sinyal Q.
Gambar 6.6. Hubungan Antara Q dengan S,R dan Clock
Pada FF-SR ada nilai-nilai masukan yang terlarang. Untuk menghindari adanya nilai terlarang tersebut, disusun suatu jenis FF lain yang dinamakan FF Data. Rangkaian ini dapat diperoleh dengan menambahkan satu gerbang NOT pada masukan FF terlonceng sebagai berikut:
Gambar 6.7. a) Rangkaian FF-Data, b) Tabel Kebenaran, c) Penundaan pulsa
Dari gambar 6.7 tersebut terlihat bahwa untuk sinyal clock yang rendah, keluaran Q akan tetap "terkunci" pada nilai terakhirnya. Dalam hal ini dapat dikatakan bahwa pada saat kondisi clock rendah, sinyal masukan D tidak mempengaruhi keluaran Q. Sedangkan untuk sinyal clock yang tinggi, maka akan diperoleh keluaran sesuai dengan data D yang masuk saat itu.
Flip – Flop JK
FF JK mempunyai masukan "J" dan "K". FF ini "dipicu" oleh suatu pinggiran pulsa clock positif atau negatif. FF JK merupakan rangkaian dasar untuk menyusun sebuah pencacah. FF JK dibangun dari rangkaian dasar FF-SR dengan menambahkan dua gerbang AND pada masukan R dan S serta dilengkapi dengan rangkaian diferensiator pembentuk denyut pulsa clock seperti yang ditunjukkan pada gambar 6.8.
Gambar 6.8. Rangkaian FF JK
Pada FF JK ini, masukan J dan K disebut masukan pengendali karena kedua masukan ini yang menentukan keadaan yang harus dipilih oleh FF pada saat pulsa clock tiba (dapat pinggiran positif atau negatif, tergantung kepada jenis FFnya). FF ini berbeda
masukan J serta K adalah masukan yang mengendalikan FF itu. Cara kerja dari FF-JK adalah sebagai berikut :
1. Pada saat J dan K keduanya rendah, gerbang AND tidak memberikan tanggapan sehingga keluaran Q tetap bertahan pada keadaan terakhirnya.
2. Pada saat J rendah dan K tinggi, maka FF akan diseret hingga diperoleh keluaran Q = 0 (kecuali jika FF memang sudah dalam keadaan reset atau Q memang sudah pada keadaan rendah).
3. Pada saat J tinggi dan K rendah, maka masukan ini akan mengeset FF hingga diperoleh keluaran Q = 1 (kecuali jika FF memang sudah dalam keadaan set atau Q sudah dalam keadaan tinggi).
4. Pada saat J dak K kedua-duanya tinggi, maka FF berada dalam keadaan "toggle", artinya keluaran Q akan berpindah pada keadaan lawan jika pinggiran pulsa clocknya tiba.
6.3. Alat dan Bahan
- Modul Perangkat Praktikum Rangkaian Digital - IC-TTL 7400, IC-TTL 7402, IC-TTL 7408
- IC-TTL 7474 dan 7475 (FF-Data), IC-TTL 7473 dan 7476 (FF-JK) - Kabel-kabel penghubung
6.4. Tugas
1. Terangkan dengan singkat tentang kerja Flip-Flop SR dan Flip-Flop Master Slave. Apa beda antara Flip-Flop Master Slave ini dengan Flip-Flop JK?
2. Gambarkan rangkaian Flip-flop di dalam IC TTL 7473, 7474, 7475, dan 7476? 3. Flip-flop T dapat dibangun dari Flip-Flop JK dengan menetapkan J=1, dan K=1.
Jika clock nya berupa kotak periodik, gambarkan pulsa keluarannya! A. Percobaan Pertama
1. Pastikan catu daya dalam posisi OFF. Pasangkan IC TTL 7402 (NOR) pada
projectboard. Pasangkan kabel untuk memberi catu daya pada IC tersebut.
2. Susun rangkaian seperti pada gambar 6.10. Sinyal-sinyal masukan dihubungkan dengan saklar-saklar masukan, dan sinyal-sinyal keluaran dengan peraga LED. 3. Mintalah kepada pembimbing praktikum untuk memeriksa rangkaian yang
4. Variasikan nilai masukan A dan B berurutan seperti yang tertera pada tabel, dan amati keluarannya. Tuliskan hasil pengamatan pada tabel yang telah disediakan. 5. Minta kepada pembimbing praktikum untuk memeriksa data yang diperoleh.
Jika data sudah benar, matikan catu daya dan melepas rangkaian.
Gambar 6.10. Rangkaian Percobaan 1 A B D1 D2 0 1 ... ... 0 0 ... ... 1 0 ... ... 0 0 ... ... 0 1 ... ... 1 1 ... ...
6. Gambarkan diagram waktu dari hasil yang diperoleh !
Percobaan Kedua
1. Pastikan catu daya dalam posisi OFF, pasangkan IC TTL 7402 dan IC TTL 7408 (AND) pada projectboard.
2. Pasangkan kabel untuk memberi catu daya pada masing-masing IC tersebut (catu daya tetap pada posisi OFF).
3. Susun rangkaian seperti pada gambar 5.11. Sinyal-sinyal masukan (clock = CK, dan data = D) dihubungkan pada saklar-saklar masukan, dan sinyal keluaran F1 dan F2 pada peraga LED.
4. Mintalah kepada pembimbing praktikum untuk memeriksa rangkaian yang disusun. Jika rangkaian sudah benar, hidupkan catu dayanya.
5. Variasikan nilai masukan CK dan D berurutan seperti tertera pada tabel, dan amati keluarannya. Tuliskan hasil pengamatan pada tabel yang telah disediakan. 6. Minta kepada pembimbing praktikum untuk memeriksa data yang diperoleh.
Jika data sudah benar, matikan catu daya dan lepas rangkaian yang telah disusun.
Gambar 6.11. Rangkaian Percobaan 2 CK D F1 F2 1 1 ... ... 0 1 ... ... 0 0 ... ... 1 0 ... ... 1 1 ... ... 1 0 ... ... 0 0 ... ... 0 1 ... ...
Percobaan Ketiga
Dalam IC TTL 7474 terdapat dua buah FF Data.
1. Pastikan catu daya dalam posisi OFF, pasangkan IC TTL 7474 pada projectboard.
2. Pasangkan kabel catu daya, pin 7 pada ground, dan pin 14 pada Vcc.
3. Satukan clock untuk kedua FF (1C dan 2C) kemudian sambungkan clock tersebut dengan sinyal masukan ujung kiri. Sebut sinyal ini dengan sinyal Clk. 4. Hubungkan pin-pin clear dengan Vcc agar sinyal clear tidak aktif.
5. Hubungkan pin-pin preset kedua FF, kemudian hubungkan pada sinyal masukan paling kanan. Sinyal ini berada pada posisi 0.
6. Hubungkan sinyal masukan D0 dengan saklar masukan kedua dari kiri, dan sinyal masukan D1 dengan saklar ketiga dari kiri.
7. Hubungkan sinyal-sinyal keluaran Q0, Q1, Q2, dan Q3 dengan peraga LED. 8. Mintalah kepada pembimbing praktikum untuk memeriksa rangkaian yang
disusun. Jika rangkaian sudah benar, hidupkan catu dayanya, dan geserkan posisi preset pada posisi 1.
9. Variasikan nilai masukan Clk, D0, dan D1 berurutan seperti tertera pada tabel, dan amati keluarannya. Tuliskan hasil pengamatan pada tabel yang telah disediakan.
10. Minta kepada pembimbing praktikum untuk memeriksa data yang diperoleh. Jika data sudah benar, matikan catu daya dan lepas rangkaian yang telah tersusun.
Gambar 6.12. Konfigurasi Pin IC 7474 Clk 1D 2D 1Q 1P 2Q 2P 0 1 1 ... ... ... ... 0 0 0 ... ... ... ... 1 0 1 ... ... ... ... 1 1 0 ... ... ... ... 1 0 1 ... ... ... ... 0 1 0 ... ... ... ... 0 0 1 ... ... ... ... 0 0 0 ... ... ... ... 1 1 1 ... ... ... ... 11. Gambarkan diagram waktu untuk masing – masing FF !
Percobaan Keempat
Dalam IC TTL 7475 terdapat empat buah FF Data.
1. Pastikan catu daya dalam posisi OFF, pasangkan IC TTL 7475 pada projectboard.
2. Pasang kabel catu daya, pin 5 pada Vcc dan pin ke 12 pada ground.
3. Hubungkan kedua clock IC 7475 kemudian sambungkan clock tersebut dengan sinyal masukan ujung kiri.
4. Hubungkan masukan 1D, 2D, 3D dan 4D berturut-turut pada saklar masukan. 5. Hubungkan sinyal-sinyal keluaran 1Q, 2P, 3P, dan 4Q pada peraga LED. 6. Mintalah kepada pembimbing praktikum untuk memeriksa rangkaian yang
disusun. Jika rangkaian sudah benar, hidupkan catu dayanya.
7. Variasikan nilai masukan Clk, 1D, 2D, 3D dan 4D seperti tertera pada tabel, dan amati keluarannya. Tuliskan hasil pengamatan pada tabel yang telah disediakan.
8. Minta kepada pembimbing praktikum untuk memeriksa data yang diperoleh. Jika data sudah benar, matikan catu daya dan lepas semua rangkaian yang tersusun. Clk D0 D1 D2 D3 Q0 Q1 Q2 Q3 0 1 1 1 1 ... ... ... ... 0 0 0 0 0 ... ... ... ... 1 0 1 0 1 ... ... ... ... 1 1 0 1 0 ... ... ... ... 1 0 1 0 1 ... ... ... ... 0 1 0 1 0 ... ... ... ... 0 0 1 0 1 ... ... ... ...
0 0 0 0 0 ... ... ... ... 1 1 1 1 1 ... ... ... ...
DAFTAR PUSTAKA
Leach,Maluino,(1994).Computer Digital.jakarta
Tikhem,Roger L,(1995).Elektronika Digital.jakarta
Kurniawan,Freedy,(1998).Sistem Digital Konsep dan Aplikasi.Jakarta