Organisasi dan Arsitektur Komputer : Perancangan Kinerja

(1)

Orga nisa si da n Arsit e k t ur

Kom put e r :

Pe ra nc a nga n K ine r ja

(Willia m St a llings)

Cha pt e r 4

(2)

K a ra k t e rist ik M e m ori

Lokasi

Kapasitas

Unit transfer Metode Akses Kinerja

Jenis fisik

(3)

Lok a si

CPU (register)

I nternal (main memori)

(4)

K a pa sit a s

Ukuran Word

Satuan alami organisasi memori

(5)

Sa t ua n T ra nsfe r

I nternal

Jumlah bit dalam sekali akses

Sama dengan jumlah saluran data (= ukuran word) External

Dalam satuan block yg merupakan kelipatan word Addressable unit

(6)

M e t ode Ak se s

Sekuensial

Mulai dari awal sampai lokasi yang dituju

Waktu akses tergantung pada lokasi data dan lokasi sebelumnya Contoh tape

Direct

Setiap blocks memilki address yg unique

Pengaksesan dengan cara lompat ke kisaran umum (general vicinity) ditambah pencarian sekuensial

(7)

M e t ode Ak se s

Random

Setiap lokasi memiliki alamat tertentu

Waktu akses tdk tergantung pada urutan akses sebelumnya Contoh RAM

Associative

Data dicarai berdasarkan isinya bukan berdasarkan alamatnya Waktu akses tdk tergantung terhadap lokasi atau pola akses sebelumnya

(8)

H ie ra rk i M e m ori

Register

Dalam CPU

I nternal/ Main memory

Bisa lebih dari satu level dengan adanya cache “RAM”

External memory

(9)

Pe rform a nc e

Access time

Waktu untuk melakukan operasi baca-tulis

Memory Cycle time

Diperlukan waktu tambahan untuk recovery sebelum akses berikutnya

Access time + recovery

Transfer Rate

(10)

J e nis Fisik

Semiconductor RAM

Magnetic

Disk & Tape

Optical

CD & DVD

(11)

K a ra k t e rist ik

Decay Volatility Erasable

Power consumption

Organisasi

(12)

K e nda la Ra nc a nga n

Berapa banyak? Capacity

Seberapa cepat? Time is money

(13)

H ie ra rk i

Registers L1 Cache L2 Cache

Main memory Disk cache

(14)

I ngin K om put e r yg Ce pa t ?

Komputer hanya menggunakan static RAM Akan sangat cepat

Tidak diperlukan cache

Apa perlu cache untuk cache?

(15)

Loc a lit y of Re fe re nc e

Selama berlangsungnya eksekusi suatu

program, referensi memori cenderung untuk mengelompok (cluster)

(16)

M e m ori Se m ic onduc t or

RAM

Penamaan yang salah karena semua memori

semiconductor adalah random access (termasuk ROM)

Read/ Write Volatile

(17)

Dyna m ic RAM

Bit tersimpan berupa muatan dalam capacitor Muatan dapat bocor

Perlu di-refresh

Konstruksi sederhana Ukuran per bit nya kecil Murah

Perlu refresh-circuits Lambat

(18)

St a t ic RAM

Bit disimpan sebagai switches on/ off Tidk ada kebocoran

Tdk perlu refreshing

Konstruksi lebih complex Ukuran per bit lebih besar Lebih mahal

(19)

Re a d Only M e m ory (ROM )

Menyimpan secara permanen Untuk

Microprogramming Library subroutines

(20)

J e nis ROM

Ditulisi pada saat dibuat

Sangat mahal

Programmable (once)

PROM

Diperlukan peralatan khusus untuk memprogram

Read “mostly”

Erasable Programmable (EPROM)

⌧Dihapus dg sinar UV

Electrically Erasable (EEPROM)

(21)

Orga nisa si

16Mbit chip dapat disusun dari 1M x 16 bit word 1 bit/ chip memiliki 16 lots dengan bit ke 1 dari setiap word berada pada chip 1

16Mbit chip dapat disusun dari array: 2048 x 2048 x 4bit

Mengurangi jumlah addres pins

Multiplex row address dg column address 11 pins untuk address (211_{= 2048)}

(22)

Re fre shing

Rangkaian Refresh diamsukkan dalam chip Disable chip

Pencacahan melalui baris Read & Write back

Perlu waktu

(23)

(24)

(25)

(26)

(27)

K ore k si k e sa la ha n

Rusak berat

Cacat/ rusak Permanent

Rusak ringan

Random, non-destructive Rusak non permanent

(28)

(29)

Ca c he

Memori cepat dg kapasitas yg sedikit

(30)

Ope ra si pa da Ca c he

CPU meminta isi data dari lokasi memori tertentu

Periksa data tersebut di cache

Jika ada ambil dari cache (cepat)

Jika tidak ada, baca 1 block data dari main memory ke cache

Ambil dari cache ke CPU

(31)

De sa in Ca c he

Ukuran (size) Fungsi Mapping

Algoritma penggantian (replacement algrthm) Cara penulisan (write policy)

(32)

Size

Cost

Semakin besar semakin mahal

Speed

Semakin besar semakin cepat

(33)

(34)

Fungsi M a pping

Ukuran Cache 64kByte Ukuran block 4 bytes

diperlukan 16k (214_{) alamat per alamat 4 bytes}

Jumlah jalur alamat cache 14

Main memory 16MBytes Jalur alamat perlu 24 bit

(35)

Dire c t M a pping

Setiap block main memory dipetakan hanya ke satu jalur cache

Jika suatu block ada di cache, maka tempatnya sudah tertentu

Address terbagi dalam 2 bagian

LS-w-bit menunjukkan word tertentu MS-s-bit menentukan 1 blok memori

(36)

St ruk t ur Ala m a t Dire c t M a pping

Tag s-r Line or Slot r Word w

8 14 2

24 bit address

2 bit : word identifier (4 byte block) 22 bit: block identifier

8 bit tag (= 22-14) 14 bit slot atau line

(37)

T a ble Ca c he Line pa da Dire c t

M a pping

Cache line blocks main memori

0 0, m, 2m, 3m…2s-m

1 1,m+ 1, 2m+ 1…2s_{-m+ 1}

(38)

(39)

(40)

K e unt unga n & K e rugia n Dire c t

M a pping

Sederhana Murah

Suatu blok memiliki lokasi yang tetap

(41)

Assoc ia t ive M a pping

Blok main memori dpt di simpan ke cache line mana saja

Alamat Memori di interpresi sbg tag dan word Tag menunjukan identitas block memori

(42)

(43)

(44)

Tag 22 bit Word_{2 bit}

St ruk t ur Addre ss Assoc ia t ive

M a pping

22 bit tag disimpan untuk blok data 32 bit

tag field dibandingkan dg tag entry dalam cache untuk pengecekan data

LS 2 bits dari address menunjukkan 16 bit word yang diperlukan dari 32 bit data block

(45)

Se t Assoc ia t ive M a pping

Cache dibagi dalam sejumlah sets Setiap set berisi sejumlah line

Suatu blok di maps ke line mana saja dalam set misalkan Block B dapat berada pada line mana saja dari set i

Contoh: per set ada 2 line 2 way associative mapping

(46)

Cont oh Se t Assoc ia t ive

M a pping

Nomor set 13 bit

Nomor Block dlm main memori adl modulo 213

(47)

(48)

St ruk t ur Addre ss: Se t

Assoc ia t ive M a pping

set field untuk menentukan set cache set yg dicari

Bandingkan tag field untuk mencari datanya Contoh:

Address Tag Data Set number

Tag 9 bit _{Set 13 bit} Word

(49)

(50)

Re pla c e m e nt Algorit hm s (1 )

Dire c t m a pping

Tidak ada pilihan

(51)

Re pla c e m e nt Algorit hm s (2 )

Assoc ia t ive & Se t Assoc ia t ive

Hardware implemented algorithm (speed) Least Recently used (LRU)

e.g. in 2 way set associative Which of the 2 block is lru?

First in first out (FI FO)

replace block that has been in cache longest

Least frequently used

(52)

Writ e Polic y

Must not overwrite a cache block unless main memory is up to date

(53)

Writ e t hrough

All writes go to main memory as well as cache Multiple CPUs can monitor main memory traffic to keep local (to CPU) cache up to date

Lots of traffic

Slows down writes

(54)

Writ e ba c k

Updates initially made in cache only

Update bit for cache slot is set when update occurs

I f block is to be replaced, write to main memory only if update bit is set

Other caches get out of sync

(55)

Pe nt ium Ca c he

Foreground reading

(56)

N e w e r RAM T e c hnology (1 )

Basic DRAM same since first RAM chips Enhanced DRAM

Contains small SRAM as well

SRAM holds last line read (c.f. Cache!)

Cache DRAM

Larger SRAM component

(57)

N e w e r RAM T e c hnology (2 )

Synchronous DRAM (SDRAM) currently on DI MMs

Access is synchronized with an external clock Address is presented to RAM

RAM finds data (CPU waits in conventional DRAM) Since SDRAM moves data in time with system clock, CPU knows when data will be ready

(58)

(59)

N e w e r RAM T e c hnology (3 )

Foreground reading

Check out any other RAM you can find See Web site: