Konverter DC/AC (Inverter) Multilevel
I Made Wiwit Kastawan
Jurusan Teknik Konversi Energi, Politeknik Negeri Bandung [email protected]
Abstraksi — Tulisan ini menampilkan bahasan tentang perkembangan berbagai struktur inverter atau konverter daya dc ke ac. Bahasan tentang struktur dasar inverter dua-level disajikan, diikuti dengan bahasan tentang perkembangannya menjadi struktur multilevel yang lebih kompleks. Perbandingan kelebihan dan kekurangan dari masing-masing struktur ini juga disajikan. Perkembangan dalam beberapa tahun terakhir menunjukkan kecenderungan penggunaan inverter multilevel yang semakin meluas mengingat beberapa kelebihan yang dimiliki oleh struktur inverter multilevel ini relatif terhadap inverter dua-level konvensional.
Kata kunci: inverter, inverter dua-level konvensional, inverter multilevel.
I. PENDAHULUAN
Secara prinsip, inverter merupakan perangkat daya listrik yang berfungsi untuk mengkonversi daya dc menjadi daya ac dengan gelombang tegangan yang memiliki magnituda, frekuensi dan fasa tetap atau variabel melalui suatu proses penyaklaran (switching) terhadap saklar-saklar statis semikonduktor inverter yang terealisasikan melalui pemberian deretan pulsa-pulsa penyaklaran dengan frekuensi tertentu, umumnya frekuensi tinggi, pada saklar-saklar statis semikonduktor tersebut. Deretan atau rangkaian pulsa-pulsa penyaklaran ini dibangkitkan melalui suatu teknik yang dikenal sebagai teknik modulasi lebar pulsa (pulse width modulation, PWM).
Jika ditinjau dari aspek struktur atau topologinya, perangkat daya listrik inverter dapat dikelompokkan menjadi inverter dua-level konvensional dan inverter multilevel yang sejatinya merupakan pengembangan dari inverter dua-level konvensional. Karena strukturnya yang relatif sederhana, inverter dua-level telah digunakan secara luas dalam berbagai aplikasi. Akan tetapi, dalam beberapa tahun terakhir inverter multilevel terus dikembangkan secara intensif dan mulai banyak digunakan dalam aplikasi-aplikasi tertentu khususnya yang memerlukan level tegangan lebih tinggi dan kapasitas daya lebih besar. Hal ini ditunjang oleh beberapa kelebihan yang dimiliki inverter multilevel dibandingkan relatif terhadap inverter dua-level konvensional. Dengan struktur multilevel, gelombang tegangan/arus dengan riak lebih rendah dapat diperoleh melalui frekuensi penyaklaran lebih rendah sehingga rugi-rugi dalam konversi daya inverter dapat dikurangi. Selain itu, magnituda gelombang tegangan keluaran yang sama dapat diperoleh dari gelombang tegangan masukan yang lebih
rendah sehingga stres tegangan yang dirasakan oleh setiap saklar statis inverter menjadi lebih rendah .
Tulisan ini akan memaparkan bahasan tentang perkembangan berbagai struktur inverter serta perbandingan kelebihan dan kekurangan dari masing-masing struktur inverter tersebut.
II. STRUKTUR DASAR INVERTER
Inverter memiliki dua struktur dasar yang dikenal sebagai struktur setengah jembatan (half-bridge) dan struktur jembatan penuh (full-bridge atau H-bridges). Masing-masing struktur ini dapat dikembangkan untuk membentuk struktur tiga fasa atau multifasa. Gambar 1 dan 2 masing-masing menunjukkan struktur inverter setengah jembatan satu fasa dan tiga fasa serta struktur inverter jembatan penuh satu fasa dan tiga fasa. Untuk konfigurasi setengah jembatan satu fasa, terdapat dua mode penyaklaran yang akan menentukan nilai tegangan terminal keluaran inverter, . Apabila saklar statis S1 ON
dan saklar statis S2 OFF maka =
. Kebalikannya, pada
saat S1 OFF dan S2 ON maka = −
. Jadi, konfigurasi
inverter ini akan membangkitkan gelombang tegangan keluaran yang memiliki dua level nilai. Sementara, inverter jembatan penuh satu fasa memiliki empat mode penyaklaran yang akan membangkitkan tegangan terminal keluaran, ,
yang memiliki tiga level nilai yaitu , 0 dan − seperti
tertera dalam Tabel 1.
Gambar 3 (a) dan (b) menunjukkan dua macam gelombang tegangan keluaran yang dapat dibangkitkan oleh masing-masing konfigurasi inverter ini. Gelombang tegangan keluaran pertama memiliki bentuk persegi empat yang diperoleh dengan mengoperasikan saklar-saklar statis inverter ON atau OFF masing-masing sepanjang setengah periode gelombang. Gelombang tegangan keluaran ini disebut sebagai gelombang yang tidak termodulasi. Adapun bentuk gelombang tegangan keluaran kedua merupakan gelombang termodulasi dimana gelombang persegi empat tadi terpotong-potong (chopped) beberapa kali dalam setengah periode gelombang. Artinya saklar-saklar statis konverter berada dalam kondisi ON atau OFF beberapa kali dalam setengah periode. Proses ON-OFF inilah yang direalisasikan melalui teknik modulasi lebar pulsa (pulse width modulation, PWM).
(a)
(b)
Gambar 1. Struktur Inverter Setengah Jembatan (a) Satu Fasa (b) Tiga-Fasa
(a)
(b)
Gambar 2. Struktur Inverter Jembatan Penuh (a) Satu Fasa (b) Tiga-Fasa TABEL1.
MODE PENYAKLARAN INVERTER JEMBATAN PENUH
No Saklar statis yang konduksi
(ON) Tegangan terminal keluaran,
1 S1, S4
2 S2, S3 −
3 S1, S3 0
4 S2, S4 0
III. STRUKTUR INVERTER MULTILEVEL
Selain dua struktur inverter tersebut diatas, terdapat struktur yang lain yaitu inverter multilevel yang akhir-akhir ini makin berkembang luas pemakaiannya. Inverter ini dinilai cocok untuk aplikasi-aplikasi yang melibatkan kapasitas daya besar atau tegangan kerja lebih tinggi seperti aplikasi pada sistem tenaga listrik. Inverter multilevel sendiri dapat dibagi lagi menjadi berbagai struktur yang berbeda. Tiga yang paling umum dikenal adalah struktur cascaded multicells (cascaded H-bridges), diode clamped (neutral point clamped) dan flying capacitor (capacitor clamped).
(a)
(b)
Gambar 3. Gelombang Tegangan Keluaran Inverter Yang Tak Termodulasi dan Termodulasi (a) Setengah Jembatan (b) Jembatan Penuh. Gambar 4 menampilkan contoh satu lengan fasa struktur cascaded H-bridges inverter sembilan level. Dapat dilihat bahwa inverter ini terbentuk dari hubungan seri empat inverter jembatan penuh satu fasa yang masing-masing memiliki sumber tegangan dc terpisah. Masing-masing inverter akan membangkitkan tegangan keluaran +Vdc, 0 dan –Vdc. Dengan
mengendalikan operasi dari keempat inverter yang terhubung seri ini maka dapat dibangkitkan tegangan keluaran konverter yang memiliki nilai berayun antara –4Vdc sampai dengan
+4Vdc dengan step Vdc sehingga diperoleh sembilan level nilai
seperti terlihat dalam gambar. Perhatikan bahwa gelombang tegangan keluaran yang dihasilkan inverter cascaded H-bridges ini memiliki bentuk bertingkat-tingkat mengikuti bentuk sinyal sinusoidal. Dengan menggunakan sumber tegangan dc lebih banyak maka tegangan keluaran yang dihasilkan akan memiliki level atau tingkatan yang lebih banyak dan bentuk gelombang yang semakin mendekati sinusoidal.
Contoh inverter multilevel diode clamped ditunjukkan oleh Gambar 5. Gambar ini menampilkan inverter diode clamped satu fasa lima level. Terlihat bahwa inverter terbentuk dari empat buah kapasitor yang terhubung seri yaitu C1, C2, C3, dan
C4 dan terhubung pada rel tegangan dc dengan nilai Vdc. Oleh
karenanya stres tegangan yang dirasakan oleh masing-masing kapasitor adalah ¼ Vdc. Dengan dioda clamping dan ′,
dan ′ serta dan ′ tegangan pada saklar-saklar statis
inverter dijaga agar selalu sama dengan tegangan kapasitor yaitu ¼ Vdc. Titik tengah dari keempat buah kapasitor ini
didefinisikan sebagai titik netral, n, dan dijadikan referensi untuk tegangan keluaran inverter,.
Gambar 4. Inverter Cascaded H-Bridges Sembilan Level. Proses terbentuknya lima level tegangan keluaran inverter ini dapat dijelaskan sebagai berikut:
1. Bila empat buah saklar statis inverter di sisi atas (di atas titik a) yaitu S1, S2, S3, dan S4 ON maka =
.
2. Bila tiga buah saklar statis inverter di sisi atas yaitu S2, S3,
dan S4 serta sebuah saklar statis inverter di sisi bawah (di
bawah titik a) yaitu ′ ON maka =
.
3. Bila masing-masing dua buah saklar statis konverter di sisi atas dan bawah yaitu S3, S4, ′, dan ′ ON maka = 0.
4. Bila satu buah saklar statis konverter di sisi atas yaitu S4
serta tiga buah saklar statis konverter di sisi bawah yaitu ′, ′, dan ′ ON maka = −
.
5. Bila keempat konverter saklar statis di sisi bawah yaitu ′,
′,
′ dan ′ yang ON maka = −
.
catatan: dalam pola operasi ini terdapat empat pasangan saklar statis yang bersifat komplementer yaitu dan ′ ,
dan ′ , dan ′ , serta dan ′ dimana apabila
salah satunya ON maka saklar statis pasangannya OFF. Secara umum, setiap saklar statis pada struktur inverter diode clamped dengan L-level tegangan harus mampu menahan stres tegangan sebesar ⁄ − 1. Akan tetapi, komponen dioda clamping-nya memiliki kemampuan reverse voltage blocking yang berbeda-beda. Sebagai contoh, untuk inverter diode clamped lima level yang ditunjukkan oleh Gambar 5, pada saat saklar statis ′, ′, ′ dan ′ seluruhnya
ON atau konduksi maka diode clamping ′ , ′ dan ′
berturut-turut akan merasakan reverse voltage yang berbeda yaitu sebesar ¾ Vdc, ½ Vdc, dan ¼ Vdc. Apabila inverternya
dirancang agar setiap diode clamping memiliki kemampuan reverse voltage blocking yang sama dengan saklar statisnya maka diperlukan jumlah diode clamping sebanyak − 1 × − 2.
Gambar 5. Inverter Diode-Clamped Lima Level.
Gambar 6 menampilkan contoh inverter satu fasa lima level dengan struktur flying capacitor. Kapasitor clamping " ,
", ", dan " masing-masing akan mempertahankan agar
tegangan pada setiap saklar statis inverter selalu sama dengan tegangan sebuah kapasitor. Proses terbentuknya kelima level tegangan keluaran inverter dapat dijelaskan sebagai berikut: 1. Untuk memperoleh tegangan =
, semua saklar statis
inverter di sisi atas (di atas titik a) yaitu S1, S2, S3, dan S4
konduksi.
2. Untuk memperoleh tegangan =
, terdapat tiga
kombinasi penyaklaran yaitu:
a. S1, S2, S3, dan ′ konduksi, = dari C4 atas− dari C1. b. S2, S3, S4, dan ′ konduksi, = dari C3 − dari C4 bawah. c. S1, S3, S4, dan ′ konduksi, = dari C4 atas − dari C3 + dari C2.
3. Untuk memperoleh tegangan keluaran = 0 , terdapat
enam kombinasi penyaklaran yaitu: a. S1, S2, ′, dan ′ konduksi, = dari C4 atas− dari C2. b. S3, S4, ′ , dan ′ konduksi, = dari C2 − dari C4 bawah. c. S1, S3, ′, dan ′ konduksi, = dari C4 atas− dari C3 + dari C2 − dari C1. d. S1, S4, ′, dan ′ konduksi, = dari C4 atas− dari C3 + dari C1. e. S2, S4, ′ , dan ′ konduksi, = dari C1 − dari C2 + dari C3 − dari C4 bawah. f. S2, S3, ′ , dan ′ konduksi, = dari C3 − dari C1 − dari C4bawah.
4. Untuk memperoleh tegangan = −
, terdapat tiga
kombinasi penyaklaran yaitu:
a. S1, ′, ′ dan ′ konduksi, = dari C4 atas− dari C3. b. S4, ′ , ′ , dan ′ konduksi, = dari C1 − dari C4 bawah. c. S3, ′ , ′ , dan ′ konduksi, = dari C2 − dari C1 − dari C4bawah.
5. Untuk memperoleh tegangan keluaran = −
, semua
saklar statis inverter di sisi bawah (di bawah titik a) yaitu ′,
′, ′, dan ′ konduksi.
Mirip dengan inverter diode clamped, inverter dengan struktur flying capacitor ini memerlukan cukup banyak komponen kapasitor untuk mengikat (clamp) nilai tegangan saklar-saklar statis inverter. Jika rating tegangan masing-masing kapasitor ditentukan sama dengan rating tegangan saklar statis inverter maka untuk L-level inverter dengan topologi flying capacitor ini akan memerlukan total sebanyak − 1 × − 2/2 kapasitor clamping diluar − 1 kapasitor yang digunakan pada rel dc sumber.
Selain ketiga topologi inverter tersebut diatas, perkembangan lebih lanjut menghadirkan beberapa struktur inverter yang lain seperti generalized multilevel cells [F. Z. Peng (2001)], mixed – level hybrid multilevel cells [W. A. Hill dan C. Harbourt (1999)] dan asymetric hybrid multilevel cells [M. D. Manjrekar, P. K. Steimer dan T. A. Lipo (2000)]. Gambar 7 menunjukkan struktur inverter generalized multilevel cells. Inverter ini memiliki struktur dasar yang terdiri dari dua buah saklar statis dan satu buah kapasitor yang dapat dikembangkan lebih lanjut untuk membentuk m-level inverter sebagaimana tampak dalam gambar. Struktur inverter multilevel seperti diode clamped, capacitor clamped ataupun inverter dua-level konvensional dapat diturunkan dari struktur generalized multilevel cells ini. Pada inverter generalized multilevel cells ini setiap komponen saklar statis, dioda dan kapasitor memiliki tegangan sebesar Vdc yang adalah 1/(m – 1)
dari nilai tegangan dc-link.
Gambar 6. Inverter Flying Capacitor Lima Level.
Inverter dengan struktur mixed – level hybrid multilevel cells ditunjukkan oleh Gambar 8. Struktur ini mengadopsi penggunaan struktur multilevel diode clamped atau capacitor clamped untuk mengganti sel H-bridges dalam hubungan kaskade. Dengan cara ini maka penggunaan sumber dc terpisah dapat dikurangi. Seperti ditunjukkan oleh Gambar 8, apabila inverter tiga level yang digunakan untuk mengganti sel H-bridges maka level tegangan untuk setiap sel akan menjadi dua kalinya sehingga untuk memperoleh sembilan level tegangan keluaran inverter hanya diperlukan dua buah sumber dc terpisah per lengan fasa inverter. Untuk struktur cascaded H-bridges, diperlukan empat buah sumber dc terpisah per lengan fasa inverter untuk menghasilkan tegangan keluaran inverter yang memiliki sembilan level nilai.
Inverter dengan struktur asymetric hybrid multilevel cells diperlihatkan oleh Gambar 9 dan 10. Secara struktur inverter ini memiliki kesamaan dengan struktur cascaded multicells. Perbedaannya terletak pada nilai tegangan dari sumber dc terpisah yang digunakan serta frekuensi penyaklaran yang dikenakan pada saklar-saklar statis dari masing-masing sel inverter. Inverter asymetric hybrid multilevel cells tipe pertama memiliki level tegangan yang berbeda untuk setiap selnya tetapi frekuensi penyaklarannya sama. Sedangan tipe kedua memiliki level tegangan yang sama untuk setiap selnya tetapi frekuensi penyaklaran yang dikenakan berbeda. Dengan cara ini dapat diperoleh tegangan keluaran inverter yang mengandung gelombang harmonisa lebih rendah dengan level kaskade sel inverter yang lebih sedikit.
Gambar 7. Inverter Generalized Multilevel Cells.
a Vd c Vd c Vd c/2 Vd c/2 Vd c/2 Vd c/2 n
Gambar 8. Inverter Mixed – Level Hybrid Multilevel Cells. Secara umum, perbandingan antara struktur inverter dua-level konvensional dan inverter multidua-level menunjukkan adanya beberapa keunggulan yang dimiliki oleh inverter multilevel yaitu:
1. Tegangan keluaran inverter multilevel pada frekuensi penyaklaran fundamental dapat diupayakan agar mendekati bentuk sinusoidal dengan cara menggunakan sumber tegangan dc yang lebih banyak atau memperbanyak tap rel tegangan dc sumber. Dalam arti yang lain, dengan menggunakan inverter multilevel kita dapat membangkitkan gelombang tegangan keluaran yang memiliki kandungan harmonisa lebih rendah melalui proses penyaklaran pada frekuensi jauh lebih rendah sehingga rugi-rugi konversi daya inverter jauh berkurang. 2. Tegangan keluaran dengan magnituda yang sama dapat
diperoleh dari tegangan masukan lebih rendah sehingga stres tegangan setiap saklar statis inverter menjadi lebih rendah.
3. Menarik arus masukan dengan distorsi gelombang yang lebih rendah.
Namun, kelemahan inverter multilevel ini yang utama adalah
banyaknya penggunaan komponen saklar statis
semikonduktor, sumber dc terpisah, dioda clamping (untuk inverter multilevel diode clamped) serta kapasitor clamping (untuk inverter multilevel flying capacitor). Disamping itu, setiap saklar statis semikonduktor inverter tentunya memerlukan rangkaian penyulut (gate drive circuit) masing-masing sehingga secara keseluruhan sistem inverter multilevel ini menjadi lebih mahal dan kompleks.
Alur perkembangan struktur inverter ini dapat dilihat pada rangkuman yang diberikan oleh Tabel 2.
S1a S1c S1b S1d S2a S2c S2b S2d C1 C2 VC1 a VC2 n T/2 T 2Vdc – Vdc Van Gelombang tegangan sinusoidal Vdc – 2Vdc 0 T/2 T/2 T T Vdc Vdc/2 VC1 VC2
Gambar 9. Inverter Asymetric Hybrid Multilevel Cells Dengan Level Tegangan Tiap Sel berbeda, Frekuensi Penyaklaran Sama.
S1a S1c S1b S1d S2a S2c S2b S2d C1 C2 VC1 a VC2 n Saklar statis frekuensi tinggi Saklar statis frekuensi rendah/ fundamental T/2 T 2Vdc – Vdc Van Gelombang tegangan sinusoidal Vdc – 2Vdc 0 T/2 T/2 T T VC1 VC2 Vdc Vdc
Gambar 10. Inverter Asymetric Hybrid Multilevel Cells Dengan Level Tegangan Tiap Sel Sama, Frekuensi Penyaklaran Berbeda.
TABEL2.
ALUR PERKEMBANGAN STRUKTUR INVERTER
No Struktur Karakteristik Keterangan
1 Struktur dasar ½ jembatan satu fasa.
Merupakan struktur inverter yang paling sederhana. Dapat dikembangkan menjadi struktur tiga fasa ataupun multifasa dan struktur multilevel yang lebih kompleks.
Membangkitkan gelombang tegangan keluaran yang memiliki dua level nilai tegangan dengan amplituda setengah nilai tegangan dc sumber.
Memerlukan dua buah saklar statis per satu lengan fasa.
Merupakan struktur inverter yang pertama kali dikenal.
2 Struktur dasar jembatan penuh (H-bridges) satu fasa.
Strukturnya relatif masih sederhana dan dapat dikembangkan menjadi struktur tiga fasa ataupun multifasa dan struktur multilevel yang lebih kompleks.
Membangkitkan gelombang tegangan keluaran yang memiliki tiga level nilai tegangan dengan amplituda sama dengan nilai tegangan dc sumber.
Memerlukan empat buah saklar statis per-lengan fasa.
Masih tergolong sebagai struktur inverter yang pertama kali dikenal.
3 Inverter cascaded multicells (cascaded H-bridges)
Terbentuk dari hubungan seri beberapa sel konverter H-bridge dengan sumber dc terpisah.
Masing-masing sel konverter membangkitkan tegangan keluaran +Vdc, 0 dan –Vdc. Untuk n sumber tegangan dc, level tegangan
konverter yang diperoleh adalah 2n + 1.
Jumlah saklar statis yang diperlukan adalah (4 × n) per-fasa.
Berdasarkan catatan paten, mulai dikenal pada tahun 1975 (R. H. Baker dan L. H. Bannister.
Kajiannya mulai dilakukan pada sekitar pertengahan dasa warsa 1990 antara lain:
P. W. Hammond (1997), F. Z. Peng dan J. S. Lai (1997) yang mengkaji penggunaan konverter cascaded multicells untuk penggerak motor dan utilitas daya listrik.
1998, E. Cengelci, P. Enjeti, yang mengkaji penggunaan inverter multilevel cascaded multicells untuk adjustable speed drives.
P. W. Hammond (2000), M. F. Aiello, P. W. Hammond, M. Rastogi (2001) melakukan kajian penggunaan konverter cascaded multicells untuk aplikasi penggerak motor regenerative.
4 Inverter diode clamped
Terbentuk dari n hubungan seri kapasitor yang terhubung dengan rel tegangan dc, Vdc, sehingga stres tegangan setiap kapasitor adalah Vdc/n.
n kapasitor menghasilkan (n + 1) level tegangan keluaran konverter.
Dioda clamping menjaga agar tegangan pada setiap saklar statis konverter sama dengan tegangan kapasitor.
Jumlah dioda clamping yang diperlukan bersifat kuadratis terhadap level tegangan konverter.
Mulai dikenal sekitar tahun 1980 (catatan paten atas nama R. H. Baker)
1981, A. Nabae, I. Takahashi dan H. Akagi menggunakan struktur diode clamped untuk mengonstruksi tiga level tegangan keluaran dimana level tegangan tengah didefinisikan sebagai titik netral dan muncul istilah neutral point clamped (NPC).
5 Inverter capacitor clamped
Tegangan saklar statis konverter di-clamp oleh kapasitor clamping.
untuk L-level tegangan konverter diperlukan sebanyak (L – 1) × (L – 2)/ 2 kapasitor clamping.
Mulai dikenal sekitar tahun 1990-an (catatan paten atas nama J. P. Lavieville, P. Carrere dan T. Meynard).
Digunakan dalam kajian antara lain oleh T. A. Meynard dan H. Foch (1992), C. Hochgraf, R. Lassester dan T.A. Lipo (1994), serta J.S. Lai dan F. Z. Peng (1996).
6 Generalized
multilevel cells Memiliki struktur dasar yang terdiri dari dua buah saklar statis dan satu buah kapasitor yang dapat dikembangkan lebih lanjut untuk membentuk m-level konverter.
Konfigurasi diode clamped, capacitor clamped ataupun inverter konvensional dua level dapat diturunkan dari struktur ini.
Setiap komponen saklar statis, dioda dan kapasitor memiliki tegangan 1 Vdc yang adalah 1/(m – 1) dari tegangan dc-link.
Diperkenalkan oleh F. Z. Peng (2001)]
7 Mixed – level hybrid
multilevel cells Dapat mengurangi jumlah penggunaan sumber dc terpisah (cascaded multicells) dengan mengadopsi struktur diode atau capacitor clamped untuk mengganti sel H-bridges.
Bila sel H-bridges diganti dg konverter tiga level maka
level tegangan keluaran untuk masing-masing sel akan menjadi dua kalinya yaitu 5 level. Jumlah sumber dc terpisah yang digunakan
untuk menghasilkan 9 level tegangan berkurang dari 4 menjadi 2.
Diperkenalkan oleh W. A. Hill dan C. Harbourt (1999).
8 Asymetric hybrid
multilevel cells Masing-masing sel dalam struktur cascaded multicells memiliki tegangan berbeda, frekuensi penyaklaran sama.
Setiap sel memiliki tegangan sama tetapi dikenakan frekuensi penyaklaran yang berbeda.
Dengan struktur asymetric hybrid multilevel cells ini dapat diperoleh kandungan gelombang harmonisa tegangan yang lebih rendah dengan kaskade sel yang lebih sedikit
Diperkenalkan oleh M. D. Manjrekar, P. K. Steimer dan T. A. Lipo (2000).
IV. KESIMPULAN
Dalam tulisan ini telah dilakukan kajian terhadap perkembangan struktur inverter daya listrik. Hasil kajian menunjukkan adanya perkembangan struktur inverter dari struktur dasar dua-level konvensional menjadi struktur inverter multilevel. Perkembangan terkini menunjukkan kecenderungan semakin luasnya penggunaan struktur inverter multilevel. Hal ini dikarenakan inverter multilevel memiliki beberapa keunggulan dibandingkan terhadap konverter dc/ac konvensional dua-level terutama pada aspek kemampuan pembangkitan tegangan dan kapasitas daya yang lebih tinggi serta karakteristik distorsi gelombang harmonisa tegangan dan arus yang lebih rendah. Namun, struktur inverter multilevel ini juga memiliki beberapa kelemahan terutama pada aspek banyaknya penggunaan komponen saklar statis semikonduktor, sumber dc terpisah, dioda clamping (untuk inverter multilevel diode clamped) serta kapasitor clamping (untuk inverter multilevel flying capacitor) serta kompleksitas rangkaian tinggi.
REFERENCES
1. D. G. Holmes, T. A. Lipo, “Pulse Width Modulation for Power Converters. Principles and Practice”, IEEE Press Series on Power Engineering, Wiley-Interscience, 2003.
2. J. Rodriguez, J. Sheng Lai, F. Z. Peng,”Multilevel Inverter: A Survey of Topologies, Controls and Applications”, IEEE Transactions on Industrial Electronics, Vol. 49, N0.4, August 2002.
3. Surin Khomfoi and Leon M. Tolbert, Ph.D, “Multilevel Power Converters”
4. Hasmukh S. Patel, Richard G. Hoft, “Generalized Techniques of Harmonic Elimination and Voltage Control in Thyristor Inverter: Part I – Harmonic Elimination”, IEEE Transactions on Industry Applications, Vol. 1A-9, No. 3, May/June 1973.
5. Hasmukh S. Patel, Richard G. Hoft, “Generalized Techniques of Harmonic Elimination and Voltage Control in Thyristor Inverter: Part II – Voltage Control Techniques”, IEEE Transactions on Industry Applications, Vol. 1A-9, No. 3, May/June 1973.
6. John. N. Chiasson, Leon M. Tolbert, Keith McKenzie, Z. Du, “Harmonic Elimination in Multilevel Converters”.
