ART Saptadi Nugroho Implementasi sistem dadu Full text

(1)

IMPLEMENTASI SISTEM DADU ELEKTRONIK IJENGAN MENGGUNAKAN VHDL Saptadi Nugroho

IMPLEMENT AS! SISTEM DADlT ELEKTRONIK DENGAN

MENGGlJNAKAN

ｖｈｄｌＮｾﾷﾷﾷＨＧＧ＿ＯＩ＠

rt1·,_

Ｇ＼Ｕ｜ｾＺｴＬＧ＠

'·:::;;1

Saptadi Nugroho

;:::· · . · ... _,··.,: :"

Ｌ［ｾﾷ＠

,. '"\' \ .:· ｾ＠... \·_ . . :·, .. t_)

Fakultas Teknik Elektronika dan Komputer

ｕｮｩｶ･ｲｳｩｴ｡ｩＮＺｬ＼ｲｾｴ･ｮＧｓ｡ｦﾧｾｾＧ｡＠

ﾷﾷｾ＠ｾｾ｜ＧｾＭﾷﾷﾷﾷ｟ＮＬ［ﾷｾＭＭ _....· ｾＭＭﾷﾷ＠ﾷｾＮｲＧ＼ＷｾＭｾｾﾷｾＺﾷ＾ｾﾷＧ＠

Jalan Diponegoro 52- 60, Salatiga 507·1}· · .·:1

:.' ｽｾＧ＠ · · ' ' . ' ·.

ｾ＠Ｍｾ＠ｌｊＨＧＭＮＭｾﾷ＠ e-mail : saptadi_nugroho@yahoo.com

INTI SARI

Dadu merupakan suatu alat yang sering digunakan di dalam permainan. Makalah ini membahas tentang perancangan dadu elektronik dengan menggunakan VHDL Di dalam system dadu elektronik, dadu akan bergulir dari angka 1 sampai dengan angka 6 yang ditunjukkan oleh kedipan LED (Light-emitting diode). Sistem dadu elektronik yang dirancang memiliki beberapa bagian yaitu pembangkit pulsa, counter, dekoder, Numerically Controlled Oscilator (NCO) dan pembangkit suara. Hasil perancangan dapat berhasil diimplementasikan ke dalam perangkat keras dengan menggunakan Complex Programmable Logic Device (CPLD).

Kata Kunci: ｄ｡ｾｵ＠ Elektronik, FSM, NCO, VHDL

1. PENDAHULUAN

Vet:v High Speed lllfegrated Circuit Hardware Description Language (VHDL) merupakan

bahasa yang digunakan untuk mendeskripsikan dan mengoptimasi sistem perangkat keras. VHDL dibuat untuk mengatasi masalah yang sering terjadi dalam pengembangan perangkat keras digital. Pengembangan VHDL ini disponsori oleh Departemen Pertahanan United States dan kemudian menjadi standar IEEE 1076. VHDL sudah banyak digunakan dalam memodelkan dan membangun sistem perangkat keras digital.

(2)

Techne Jurnal Ilmiah Elektroteknika Vol. 10 No. 2 Okiober 2011 Hal 75- 82

digunakan dalam permainan. Di dalam sistem dadu elektronik, dadu akan bergulir dari 1 sampai dengan 6 yang ditunjukkan oleh kedipan LED (Light-emitting diode). Bunyi berdetik akan dihasilkan pada saat dadu bergulir dari satu angka ke angka yang lainnya. Sistem dadu elektronik :

yang dirancang terdiri dari bagian pembangkit pulsa, bagian generator dadu dan bagian pembangkit suara. Pembangkit pulsa digunakan sebagai pemicu sistem dadu elektronik. Generator dadu dipakai untuk memilih dan menampilkan jumlah titik yang merepresentasikan angka. Pembangkit suara digunakan untuk menghasilkan suara pada saat proses pengacakan angka dan penampilan angka dadu.

2. PEMBANGKIT PULSA DADU ELEKTRONIK

Sebuah kristal osilator dengan frekuensi 32 KHz dipakai sebagai trigger untuk sistem dadu elektronik secara keseluruhan. Pembangkit pulsa ini menggunakan sebuah CI)JStal 32 KHz. Di dalam pembangkit pulsa ini terdapat sinyal tone dan pulsa. Sinyal tone dan pulsa memiliki frekuensi lebih rendah dari frekuensi kristal osilator. Sinyal tone digunakan untuk membangkitkan frekuensi untuk melodi dan bunyi berdetik sedangkan pulsa digunakan sebagai

trigger register dan tlip flop. Gambar 1 berikut ini menunjukkan struktur pembangkit pulsa untuk dadu elektronik.

reset llJ1_ 32KHz

Pulsa 2000Hz

Pulsa 1000Hz

Pulsa 500Hz

Pulsa ｾＲｈｺ＠

Pulsa 8Hz

time out

ｾｾｔｯｮ･＠

ＶｾＰＰｈｺ＠

_LJ.;.H"'

rLfL ｾｬ･Ｕｾｾｾｈｺ＠

32KHz

Gambar 1. Struktur pembangkit pulsa untuk sistem dadu elektronik

fre•

Gu

con

[image:2.612.50.516.286.670.2]

(3)

sampai

ｬｬｾﾷｉｐＯＱＺＮＧｍｅｎＱａＮＮｗ＠ .\'/STEM IJADU ELEKTRONIK I>ENGAN MEN(i(il/NAKAN VHDI.

Saetudi Nugrnho

Petnb-llgi pulsa diperlukan untuk menghasilkan sub frekuensi dari sistem clock utama. Sub

frekuensi ini akan digunakan sebagai frekuensi untuk sinyal tone dan freJ.mensi untuk pulsa.

Gambar 2 berikut ini menunjukkanpemhagi puMa 11 x 111. Kemudian Gambar 3 menunjukkan

contoh Finite State A1achines (FSM) untuk 2

bit

pembagi pulsa. Sedangkan Gambar 4

menunjukkan hasil simulasi untuk 2 bit pembagi ptilsa dengan menggunakan VHDL.

q

1 carry

I

I I

[image:3.612.15.496.76.584.2]

·---1

Gambar 2. Pembagi pulsa n x m dadu elektronik

reset=O

enable=!

next mode

=

state 0

enable=O

next _-mode o.= state _{_,.}

enablecc::o()

next mode ""' state 0 _-

--enable= I

next mode = state

(4)

ｔ｣｣ｬｭｾ＠ Jurnalllmiah Elcktroteknika Vol. 10 No.2 Oktober 201 l Hal 75- 82

-

.

Gambar 4. Hasil simulasi 2 bit V'-'lUV·U!">•

Sebuah 4 bit pembagi pulsa dirancang dengan menggunakan dua buah 2 bit pembagi pulsa

dengan susunan seperti pada Gambar 2 yaitu pembagi pulsa 2 x 2. Sebuah 8 bit pembagi pulsa

dirancang dengan susunan pembagi pulsa 4 x 2 yang terdiri dari sebuah 2 bit pembagi pulsa dan

4 bit pembagi pulsa.

3. GENERA TOR DADU ELEKTRONIK

Generator dadu terdiri dari counter, dekoder, dan Numericallv Controlled Osci/ator (NCO).

Dekoder harus menghasi lkan keluaran untuk menampilkan jumlah titik yang merepresentasikan

angka dadu ke LED. Gambar 5 berikut ini adalah struktur LED A, B, C, D, E, F dan G. Tabel I

adalah tabel kebenaran untuk dekoder dadu.

Gambar 5. Struk.'tur LED dadu elektronik

mer

unn

keo

Ma:

COli

pen

kel1

bit

pro

Ga

me

[image:4.612.56.534.58.324.2]

(5)

IMPLEMENTA.\1 SISTEM f)ADU ELEKTRONIK f)ENGAN MENGGUNAKAN VHJ)L Sapradi Nugroho

Tabel1. Tabel kebenaran dekoder dadu elektronik

A B

c

D E F G 1 0 0 0 0 0 0 1

2 0 0 1 1 0 0 0

3 0 0 1 1 0 0 I

4 1 0 1 1 0 1 0

5 1 0 1 1 0 1 1

6 1 1 1 1 1 1 0

Counter memiliki mode up down yang diatur dari masukan counter. Counter akan menghasilkan keluaran yang memiliki resolusi 6 bit. Keluaran dari counter tersebut digunakan untuk mengontrol NCO. NCO digunakan untuk mengontrol akselerasi dan perlambatan dari kecepatan penggelindingan dadu elektronik. NCO terdiri dari penjumlah dan register 8 bit. Masukan NCO adalah keluaran dari cotmter yang memiliki resolusi 6 bit. Keluaran 6 bit dari

counter dan keluaran dari register 8 bit digunakan sebagai masukan penjumlah. Keluaran dari penjumlah digunakan sebagai masukan untuk register 8 bit sedangkan carry yang merupakan keluaran dari penjumlah dipakai sebagai keluaran dari NCO. Jika hasil penjumlahan bilangan 6 bit dengan bilangan 8 bit k'Urang dari bilangan 8 bit maka ,·any

=

1. Berikut ini adalah penggalan program VHDL untuk penjumlah dalam NCO.

hasil_penjumlahan

=

"00" & unsigned (bilangan_6_bit) +unsigned (bilangan_8_bit); IF (ha.s'i/ JJeJ?fumlahan · unsigned (bi/angan_ 8 _bit)) THEN

carry = '1 '; ELSE cany = '0 '; END IF;

(6)

T\:..:hn..: Jurnalllmtab l.·.kkttot<..:knil-..:1 Vol IO ｎｯＮｾ＠ Oktob..:r 20 II Hal 75- X2

---Gamhar 6 Hasil Simulasi Generator DaJu

4. P.EJVIBANGKIT St ARA

OADtr

ELEI\.TRONIK

Di dalam perancangan pembangkit suara. tiga sinyal folic dengan ｨ･ｫｭｾｮｳｩ＠ fl-"6-t.OOHz

C•c53JJHz dan 0 "-+OUOHz vang digunakan untuk menghasilkan melodi. Tabel 2 merupabn

tabel kebenaran UHtuk pembangkit suara Ciamhar 7 menunjukkan nmtoh FSf'vt suara mt:'lodi

untuk ;:mgka dadu ::: .;:, Kemudian Gambar 8 menunjukkan hasi! si.mulasi untuk pembangkit

suara dengan meng::nnakan VffDL

Tah;q) akhir penllH.iWgan d;Hiu dektrnnik adalah mt'!lguji sistem dalam perangkat keras mdalui

enmlasi perangl, at k..:·ras Perangkat keras .\C2C ＱＲｾ＠ Cool Runner- II CPLD dipakai untuk

mengup ｰ･ｲ｡ｮ｣｡ｮＬＺｾｮｮ＠ dadu dektronik Hasil perancangan sistem dadu elel\.tronik dengan

nH?nggunak:H1 VliDL herl1astl diimp!ementas1k;w dengan menggunakan :\(2( · 12X ( 'ou!Runnt'l··

II CPLI)

Suar

Benle

1

[image:6.612.51.521.76.346.2]

(7)

Suara Berdetik l 0 0 0 0 0 0

IMPLEMENT AS/ SISTEM DADU ELEKTRONIK DENGAN MENGGUNAKAN VHI>L S'aptadi Nugroho Suara Melodi 0 l l l 1 1 l

Tabel2. Tabel kebenaran untuk pembangkit suara

Dadu Dadu Dadu

Angka Anglot Angka

Satu Dua Tiga

X X X

l 0 0

0 l 0

0 0 l

0 0 0

start _melody= 1 push_ button=O Dadu Angka EmtJat X 0 0 0 1 0 0

startO

=

0

Dadu Dadu

Angka Angka

Lima Enam

X X

0 0

1 0

0 1

pulse8=1 startO=l 1 fl f3 fl fl f1 fl fl next _mode=st2 pulse8=1 2 fl f2 f2 f2 f2 f2 f2 startO=l ｵ･ｾＱ｟ｭｯ､･］･ｮ､＠ _all

3 4

f1

-fl

--

-f3 f1

Gambar 7. Contoh FSM untuk suara melodi untuk angka dadu 2 - 5

5 6 7

- -

--

-

--

-

--

-

--

-

--

-

(8)

Techne Jumal Ilmiah Elektroteknika Vol. 10 No.2 Oktober 2011 Hal 75- 82

Gambar 8. Hasil Simulasi Pembangkit Suara

5. UCAPAN TERIMAKASIH

Penulis mengucapkan terimakasih kepada Prof Dr. Dirk Jansen (Offeburg University of Applied Science, Jerman) dan Nidal Fawaz yang telah membimbing penulis dalam merancang sistem dadu elektronik serta memberikan perangkat keras XC2C 128 CoolRunner-II CPLD untuk menguji perangkat lunak basil perancangan dengan menggunakan VHDL.

DAFTAR PUSTAKA

[1] Jansen, D., Fawaz N., Design ofDigital System in VHDL, ASIC Design Center University of Applied Science Offenburg, Version 3. 0, 2008.

[2] Jansen, D., et all., The Electronic Design Automation Handbook, Kluwer Academic Publisher, Boston, 2003.

[3] Glauert W. H., Very High Speed Integrated Circuit Hardware Description Language, http: I /www. vhdl-online. de/ .

[4] Chu P. P., FPGA Prototyping by VHDL Examples Xilinx Spartann1-3 Version, A John Wiley & Sons Inc. Publication, 2008.

[image:8.612.50.520.73.344.2]