TSK205 Kuliah 11 Desain Rangkaian Aritmatika v201703

(1)

Operasi dan Rangkaian Aritmatika

@2017,Eko Didik Widianto ( di-dik@live.undip.ac.id)

Unit Penjumlah 1 Bit Operasi Aritmetika Biner

Rangkaian Aritmetika Biner

Overflow Aritmatika Rangkaian Komparator Biner

Rangkaian Penjumlah Cepat

Rangkaian Penjumlah Bilangan Lainnya Implementasi Rangkaian Aritmetika Penutup Lisensi

Operasi dan Rangkaian Aritmatika

Kuliah#11 TKC205 Sistem Digital

Eko Didik Widianto

Departemen Teknik Sistem Komputer, Universitas Diponegoro

(2)

Review Kuliah

◮

_{Di kuliah sebelumnya dibahas tentang:}

◮

_{Representasi bilangan biner untuk bilangan bulat dan pecahan,}

baik tak bertanda maupun bertanda

◮

_{Bilangan bertanda dinyatakan dalam sign-magnitude, 1’s}

complement dan 2’s complement

◮

_{Bilangan pecahan dinyatakan dengan fixed-point, floating-point}

32-bit dan 64-bit

◮

_{Selanjutnya akan dibahas tentang:}

◮

_{Operasi penjumlahan dan pengurangan bilangan biner serta unit}

penjumlah/pengurang

◮

_{Rangkaian unit penjumlah/pengurang (ALU,}

_{Arithmetic Logic Unit}

₎

◮

_{Penyusun: HA (half-adder), FA (full-adder)}

◮

_{Susunan rangkaian penjumlah ripple-carry (RCA)}

◮

_{Rangkaian RCA mempunyai kekurangan terkait delay yang}

ditimbulkan

(3)

Review Kuliah: Operasi Bilangan

◮

Operasi: penjumlahan dan pengurangan

◮

Penjumlahan A+B menghasilkan hasil jumlah (Sum) dan

simpanan (Carry)

◮

Pengurangan A-B = A+(-B). (-B) dinyatakan dengan 2’s

complement

◮

Rangkaian penjumlah/pengurang

n

bit dapat diwujudkan

dengan n buah FA (

full adder

, penjumlah penuh)

◮

Kondisi overflow terjadi jika hasil operasi berada di luar

jangkauan bilangan

(4)

Tentang Kuliah

◮

unit penjumlah 1 bit

◮

operasi penjumlahan dan pengurangan bilangan biner

◮

kondisi

overflow

dalam operasi aritmetika

◮

unit penjumlah/pengurang

n

bit

◮

rangkaian penjumlah/pengurang dengan deteksi

overflow

◮

desain penjumlah cepat

n

bit

(5)

Kompetensi Dasar

◮

_{Setelah mempelajari bab ini, mahasiswa akan mampu:}

1. [C3] melakukan operasi penjumlahan dan pengurangan

bilangan biner

2. [C4] menganalis rangkaian penjumlah/pengurang bilangan

biner

3. [C4] mampu menganalisis kondisi overflow dalam suatu

operasi aritmetika

4. [C4] menganalisis rangkaian penjumlah/pengurang n-bit

dengan deteksi overflow

5. [C5] mendesain dan menganalisis rangkaian penjumlah

cepat n-bit

◮

_Link

◮

Website:

❤tt♣✿✴✴❞✐❞✐❦✳❜❧♦❣✳✉♥❞✐♣✳❛❝✳✐❞✴✷✵✶✼✴✵✸✴✵✻✴

t❦❝✷✵✺✲s✐st❡♠✲❞✐❣✐t❛❧✲✷✵✶✻✲❣❡♥❛♣✴

(6)

Buku Acuan/Referensi

Eko Didik Widianto, Sistem Digital:

Analisis, Desain dan Implementasi, Edisi

Pertama, Graha Ilmu, 2014

(Bab 9:

Operasi dan Rangkaian Aritmetika

Biner)

◮

Materi:

◮

_{9.1 Unit Penjumlah 1 Bit}

◮

_{9.2-3 Operasi dan Rangkaian}

Aritmetika Biner

◮

_{9.4 Overflow Aritmetika}

◮

_{9.5 Rangkaian Komparator Biner}

◮

_{9.6 Rangkaian Penjumlah Cepat}

◮

_{9.7 Rangkaian Penjumlah Bilangan}

Lainnya

◮

_{9.8 Implementasi Rangkaian Aritmetika}

◮

_Website:

(7)

Bahasan

Unit Penjumlah 1 Bit

Operasi Aritmetika Biner

Rangkaian Aritmetika Biner

Overflow Aritmatika

Rangkaian Komparator Biner

Rangkaian Penjumlah Cepat

Rangkaian Penjumlah Bilangan Lainnya

Implementasi Rangkaian Aritmetika

Penutup

(8)

Unit Penjumlah 1 Bit

Operasi Aritmetika Biner

Unit Penjumlah

◮

Komputer mempunyai unit aritmetik dan logika (ALU,

arithmetic logic unit

) untuk menjalankan operasi aritmetika

dan logika dari bilangan biner

n

bit

◮

Operasi aritmetika penjumlahan dan pengurangan

dilakukan oleh rangkaian penjumlah/pengurang

◮

Rangkaian penjumlah/pengurang ini tersusun atas unit

terkecil, yaitu unit penjumlah 1 bit

◮

Unit penjumlah 1 bit dapat diwujudkan dengan rangkaian

penjumlah setengah (HA,

half-adder

); dan/atau

(9)

Operasi Bilangan Unsigned

◮

Operasi penjumlahan 2 bilangan 1-bit memberikan

4 kombinasi yang mungkin

◮

Terdapat 2 masukan:

x

dan

y

◮

Menghasilkan

Sum

dan

Carry-out

◮

Diimplementasikan

dengan HA (

Half-Adder

)

(10)

Rangkaian Half-Adder (HA)

c

=

x

· y

s

=

x

· y

+

x

· y

(11)

Operasi Full-Adder (FA)

◮

_{Rangkaian FA menyertakan carry-in yang berasal dari carry-out FA}

sebelumnya

◮

_{Terdapat 3 masukan:}

_x

_,

_y

_dan

_carry-in

_{. Selanjutnya dinotasikan}

dengan

x

_i

,

y

i

dan c

i

(12)

Rangkaian Full-Adder (FA)

c

i

+

1 =

X

m

(

3 ,

5 ,

6 ,

7 )

=

xi

yi

+

ci

xi

+

ci

yi

s

i

=

X

(13)

Rangkaian Dekomposisi FA

ci

+

1 =

xi

yi

+

ci

(

xi

⊕

yi

)

(14)

Fungsi Full-Adder (Dekomposisi Lain)

◮

Persamaan:

◮

c

i+1

=

x

i

y

i

+

x

i

c

i

+

y

i

c

i

=

x

i

y

i

+ (x

i

+

y

i

)

c

i ◮

s

_i

=

x

_i

_⊕

y

_i

_⊕

c

_i

◮

Anggap

g

i

=

x

i

y

i

dan

p

i

=

x

i

+

y

i

, maka

c

i

+

1 =

g

i

+

p

i

c

i

◮

Struktur ini akan digunakan untuk

mengurangi delay

rangkaian

di rangkaian adder n-bit, terutama propagasi

nilai simpan (

Carry

)

(15)

Operasi Penjumlahan

◮

Operasi penjumlahan 2 bilangan dengan n-bit (n>1)

◮

Tiap pasang bit ditambahkan

(16)

Operasi Bilangan Bertanda

◮

Sign-magnitude

◮

Misalnya: operasi 5-2=? ekivalen dengan 5+(-2)=3.

Bagaimana implementasinya, apakah 0101+1010?

◮

Perlu rangkaian logika untuk membandingkan dan

mengurangkan bilangan

◮

1’s complement

◮

Misalnya: (-5)+(-2)=(-7). Ekivalen dengan

1010+1101=(

1 )0111. Carry

1 harus ditambahkan ke 0111

agar menghasilkan 1000 (=-7)

◮

Perlu koreksi untuk mendapatkan hasil yang benar

◮

2’s complement

(17)

Operasi Sign-Magnitude

◮

Hitung operasi pengurangan X-Y jika X=5 dan Y=2

◮

Solusi.

X

=

0101 dan

Y

=

0010. Nilai

(

−

Y

) =

−

2 =

1010

◮

Operasi X+(-Y), harusnya menghasilkan 3 atau 0011

bi

b

4

b

3

b

2

b

1

b

0

Ci

0

0 Xi

0

1

0

1 (5)

-

Y

i

1

0

1

0 +

(-2)

+

S

i

1

1 (-7)

◮

Perlu rangkaian logika untuk membandingkan dan

(18)

Operasi 1’s Complement

◮

Hitung operasi pengurangan X-Y jika X=5 dan Y=2

◮

Solusi.

X

=

0101 dan

Y

=

0010. Nilai

(

−

Y

) =

−

2 =

1101

◮

Operasi X+(-Y), harusnya menghasilkan 3 atau 0011

b

i

b

4

b

3

b

2

b

1

b

0

C

i

1

0

1 X

i

0

1

0

1 (5)

-

Y

i

1

0

1 +

(-2)

+

S

i

0

1

0

2 ◮

Untuk mengoreksi hasil penjumlahan, nilai simpan

C

4 yang bernilai 1 perlu ditambahkan di

S

, sehingga

(19)

Operasi 2’s Complement

(20)

Operasi 2’s Complement

(21)

Penjumlahan Fixed-Point

◮

_{Diketahui bilangan}

_fixed-point

_Q(3,4),

_A

₌

₋₁

,

625 dan

B

=

38 h

.

Tentukan hasil dari operasi berikut:

A

+

B

dan

A

−

B

◮

_Solusi

_.

−

A

=

1 ,

625 =

0001_1010, sehingga

A

=

1110

❴

0110

Nilai

B

=

0011_1000 atau bernilai pecahan

B

=

3 ,

5. Nilai

(22)

Recall:Operasi Penjumlahan

◮

Operasi penjumlahan 2 bilangan dengan n-bit (n>1)

◮

Tiap pasang bit ditambahkan

(23)

Rangkaian Ripple Carry Adder (RCA)

◮

_{Operasi penjumlahan dimulai dari pasangan digit paling kanan}

(LSB) sampai ke paling kiri (MSB)

◮

_{Jika sebuah carry dihasilkan dalam suatu posisi bit i, maka carry}

tersebut ditambahkan ke operasi penjumlahan di digit dengan

posisi i+1

◮

_{Operasi ini dapat diwujudkan dengan sebuah rantai full-adder}

(FA) yang dihubungkan seri

◮

Konfigurasi ini disebut sebagai

penjumlah ripple-carry

◮

Sinyal carry ’

ripple

’ dari FA satu ke FA berikutnya

◮

RCA ini mempunyai kelemahan, yaitu adanya delay untuk

meripple carry

(24)

Operasi Rangkaian Penjumlah 4 Bit

◮

_masukan

_X

_[

₃

_:

₀

_{] =}

_{0101 dan}

_Y

_[

₃

_:

₀

_{] =}

₀₁₁₀

◮

_FA

₀

_{mendapatkan masukan}

_x

₀

₌

_{1 dan}

_y

₀

₌

_{0 serta nilai}

_c

₀

₌

_{0 sebagai}

nilai awalnya

◮

_{Keluaran dari FA}

0

adalah

s

0

=

1

◮

_{membawa simpanan}

_c

1

=

0 ke FA

1

◮

_{Demikian seterusnya sampai FA}

3

(25)

Unit Penjumlah dan Pengurang

◮

Operasi pengurangan dapat direalisasikan sebagai

operasi penjumlahan dengan menggunakan 2’s

complement di pengurangnya (baik positif maupun negatif)

◮

Ini memungkinkan menggunakan rangkaian adder untuk

melakukan penjumlahan dan pengurangan sekaligus

◮

Note: (2’s complement) = (1’s complement) + 1

◮

1’s complement dapat diimplementasikan dengan

menggunakan XOR

◮

x

_⊕

1 =

x

dan

x

_⊕

0 =

x

(26)

Unit Penjumlah dan Pengurang

(27)

Overflow Aritmatika

Rangkaian Komparator Biner

Overflow Aritmatika

◮

_{Jika n-bit digunakan untuk merepresentasikan bilangan signed, maka}

hasil penjumlahan atau pengurangan harus dalam jangkauan

−2

n−1

sampai

+

2

n−1

−

1 ◮

_{Jika hasil operasi tidak dalam jangkauan ini, maka telah terjadi}

_overflow

aritmatika

#Bit, n

Nama

Jangkauan

4 nible

,

semioctet

signed

:

−

2

3

n

Integer n-bit (bentuk

umum)

signed

:

−

2

n−1

s/d 2

n−1

₋

₁

(28)

Overflow Aritmatika

◮

Untuk memastikan rangkaian aritmatika beroperasi

dengan benar,

perlu pendeteksi

kejadian overflow

◮

Hasil operasi jika overflow, tidak valid

◮

Untuk operasi 4-bit, jika c3 dan c4 mempunyai nilai yang

(29)

Overflow Aritmatika

Rangkaian Overflow Aritmatika

◮

Overflow dapat dideteksi dengan:

◮

overflow =

c

3 _⊕

c

4 ◮

Untuk bilangan n-bit

(30)

Overflow Aritmatika

Contoh Overflow

◮

_{Diketahui bilangan}

_fixed-point

_Q(3,4),

_A

₌

₋₄

,

625 dan

B

=

38 h

.

Tentukan hasil dari operasi

A

+

B

dan

A

−

B

serta status overflow dari

operasi tersebut

(31)

Rangkaian Komparator Bilangan

◮

Misalnya: Bandingkan dua bilangan

X

=

x

3 x

2 x

1 x

0 dan

Y

=

y

3 y

2 y

1 y

0

◮

Bisa diimplementasikan dengan rangkaian pengurang (X-Y)

◮

Terdapat 3 output: Z, N, V

◮

Z=1 jika (X-Y)=0, hasil lainnya Z=0

◮

_{N=1 jika (X-Y)<0, hasil lainnya N=0}

◮

_{V=1 jika terjadi overflow aritmatika, kalau tidak ada overflow}

V=0

(32)

Solusi

◮

_{Misalnya X < Y, kemungkinan yang akan terjadi}

◮

Jika X dan Y mempunyai tanda yang sama, tidak akan

terjadi overflow, sehingga

V=0

. Dan untuk semua nilai X

dan Y (positif/negatif) menghasilkan nilai negatif

N=1

◮

Saat X negatif dan Y positif, maka (X-Y) akan negatif (N=1)

jika tidak ada overflow (V=0) dan (X-Y) akan positif (N=0)

jika terdapat overflow (V=1)

◮

Sehingga jika X<Y maka

N

_⊕

V

=

1 ◮

_Hasil

◮

X=Y terdeteksi saat Z=1

◮

X<Y terdeteksi jika

N

_⊕

V

=

1. X

_≤

Y terdeteksi jika

Z

+ (N

⊕

V

) =

1

(33)

(34)

Isu Performansi

◮

_{Penjumlahan dan pengurangan merupakan}

_{operasi dasar di}

sistem komputer

sebagai perangkat komputasi

◮

_{Performansi operasi ini (mis: kecepatan) membawa pengaruh}

signifikan terhadap performansi keseluruhan

◮

_{Meningkatkan performansi dapat menggunakan}

_{rangkaian yang}

lebih cepat

◮

_{Menggunakan teknologi terbaru yang mengurangi delay}

gerbang dasar

◮

_{Performansi bisa diperoleh dengan mengubah}

_{struktur rangkaian}

(35)

Kekurangan Ripple Carry Adder

◮

_{Tiap FA mempunyai delay tertentu sebelum keluaran}

_s

i

dan

c

i+1

valid

◮

_disebut

_{delay propagasi FA}

_{dari input ke output}

◮

_{Misalnya, delay propagasi}

_∆

_t

◮

_{Carry dari FA pertama,}

_c

1

, akan sampai di FA kedua dalam waktu

∆

t

setelah input

x

0

dan

y

0

◮

_{Carry dari FA kedua,}

_c

2

, akan sampai di FA ketiga dalam waktu

∆

t

setelah input

x

₁

,

y

₁

dan

c

₁

atau total 2

∆

t

◮

Dan seterusnya. Sinyal

c

n−1

valid setelah

(

n

−

1 ) ∆

t

, dan jumlah

total akan tersedia setelah delay

(

n

) ∆

t

◮

_{Delay total tersebut}

_{semakin besar seiring semakin banyak jumlah bit}

bilangan

yang harus ditambahkan

◮

_{Penjumlahan bilangan n-bit akan membutuhkan waktu}

₍

_n

_{) ∆}

_t

_dari

bit-bit masukan tersedia sampai keluaran valid

◮

_{Delay terbesar dalam rangkaian disebut}

_{critical-path delay}

(36)

Performansi Adder/Subtractor

◮

Identifikasi jalur yang menyebabkan delay terbesar (critical

path)

(37)

Carry-lookahead Adder/CLA

◮

_{Untuk mengurangi delay akibat}

_{propagasi carry}

_{di RCA}

(

critical-path-delay

)

◮

_{Evaluasi tiap stage FA apakah carry-in}

_{dari stage sebelumnya}

akan mempunyai nilai 0 atau 1

◮

_{Jika evaluasi dapat dilakukan dengan cepat, performasi adder}

dapat ditingkatkan

(38)

Carry-lookahead Adder (CLA)

◮

Fungsi carry-out dari stage i (satu FA) adalah

c

i

+

1 =

x

i

y

i

+

x

i

c

i

+

y

i

c

i

=

x

i

y

i

+ (

x

i

+

y

i

)

c

i

◮

Anggap

g

_i

=

x

_i

y

_i

dan

p

_i

=

x

_i

+

y

_i

, maka

c

_i

₊

₁

=

g

_i

+

p

_i

c

_i

◮

Fungsi

g

i

=

1 jika

x

i

=

1 dan

y

i

=

1, tanpa pengaruh

c

i

.

Stage

i

pasti membangkitkan carry-out, sehingga

g

disebut

fungsi

generate

◮

Fungsi

p

i

=

1 jika salah satu

x

i

=

1 atau

y

i

=

1 atau

keduanya 1. Stage

i

membangkitkan carry-out jika

c

i

=

1. Nilai

c

i

=

1 ini dipropagasikan lewat FA di stage i, sehingga

(39)

Carry-lookahead Adder

◮

Ekspansi persamaan

c

_i

₊

₁

=

g

_i

+

p

_i

c

_i

. Dengan

c

i

=

g

i

−

1 +

p

i

−

1 c

i

−

1 , akan menghasilkan

ci

+

1 =

gi

+

pi

(

gi

−

1 +

pi

−

1 ci

−

1 )

=

g

i

+

p

i

g

i

−

1 +

p

i

p

i

−

1 c

i

−

1 ◮

Ekspansi sampai stage 0:

ci

+

1 =

gi

+

pi

gi

−

1 +

pi

−

1 gi

−

2 +

· · ·

+

pi

−

1 · · ·

p

2 p

1 g

0 +

p

i

p

i

−

1 · · ·

p

2 p

1 p

0 c

i

−

1 ◮

Ekspresi tersebut menggambarkan rangkaian AND-OR

2-level yang memungkinkan

c

i

+

1 dapat dihasilkan dengan

cepat

(40)

(41)

Keterbatasan CLA

◮

Persamaan carry-out di CLA menghasilkan solusi adder

yang cepat karena hanya merupakan fungsi AND-OR

2-level

◮

Namun,

batasan fan-in

dapat membatasi kecepatan CLA

◮

FA

◮

Device seperti FPGA seringkali menggunakan rangkaian

khusus untuk implementasi fast adder

◮

Kompleksitas CLA n-bit akan bertambah jika n

bertambah

(42)

Desain Adder 32-bit

◮

Misalnya diinginkan rangkaian penjumlah 32-bit

◮

Bagi adder ini menjadi 4 blok sehingga

◮

Blok 0 untuk operasi bit

b

7

−

b

0

◮

Blok 1 untuk operasi bit

b

15

−

b

8

◮

Blok 2 untuk operasi bit

b

23

−

b

16

◮

Blok 3 untuk operasi bit

b

₃₁

₋

b

₂₄

◮

Tiap blok dibangun dengan adder CLA 8-bit

◮

Carry-out untuk tiap blok adalah

c

8

,

c

16

,

c

24

dan

c

32

◮

Terdapat 2 pendekatan untuk menghubungkan ke-empat

blok

◮

Ripple-carry

(43)

(44)

(45)

Carry-lookahead Level-2

◮

Persamaan CLA level-2

P

0 =

p

7 p

6 p

5 p

4 p

3 p

2 p

1 p

0 G

0 =

g

7 +

p

7 g

6 +

p

7 p

6 g

5 +

· · ·

+

p

7 p

6 p

5 p

4 p

3 p

2 p

1 g

0 c

8 =

G

0 +

P

0 c

16 =

G

1 +

P

1 c

8 =

G

1 +

P

1 G

0 +

P

1 P

0 c

24 =

G

2 +

P

2 G

1 +

P

2 P

1 G

0 +

P

2 P

1 P

0 c

0

(46)

Analisis Rangkaian CLA Hirarki

◮

Asumsi konstrain fan-in adalah 4 masukan, waktu yang

diperlukan untuk melakukan operasi penambahan 2

bilangan 32-bit meliputi:

◮

Lima delay gerbang untuk membentuk term

G

i

dan

P

i

, 3

delay gerbang untuk CLA level-2, dan satu delay untuk

menghasilkan bit sum akhir

◮

_{Sebenarnya bit sum final diperoleh setelah 8 delay karena}

_c

32

tidak digunakan untuk menghitung bit sum

◮

Operasi lengkap, termasuk deteksi overflow (

c

31

⊕

c

32

),

membutuhkan 9 delay gerbang

(47)

Rangkaian Penjumlah Bilangan Lainnya

Implementasi Rangkaian Aritmetika Penutup Lisensi

(48)

Operasi Penjumlah BCD

◮

Diketahui bilangan BCD

X

=

6 dan

Y

=

5. Nyatakan hasil

penjumlahan BCD

X

+

Y

.

◮

Solusi. Bilangan BCD

X

=

0110 dan

Y

=

0101. Operasi

penjumlahannya adalah sebagai berikut:

X

0

1

0

6 Y

+

0

1

0

1 +

5 +

Z

1

0

1

11

0

1

0 +

S

1

0

1 ◮

Hasil penjumlahan lebih dari 9, sehingga perlu

ditambahan dengan 6 atau 0110 untuk menghasilkan nilai

jumlah

S

=

10001 yang merupakan bilangan BCD dari

(49)

(50)

Rangkaian Penjumlah Bilangan Lainnya Implementasi Rangkaian Aritmetika

Penutup Lisensi

IC TTL untuk Operasi Aritmetika

IC TTL

Deskripsi

Contoh

7480

Penjumlah penuh (FA) 1 bit

SN7480 (Texas Instruments)

7482

Penjumlah penuh (FA) 2 bit

NTE7482 (NTE Electronics)

7483/74283

Penjumlah penuh (FA) 4 bit (CLA)

74HC283 (Philips)

(51)

Penutup Lisensi

IC 74283

(52)

Penutup Lisensi

(53)

Penutup Lisensi

Implementasi Rangkaian Penjumlah 4 Bit

◮

Implementasikan rangkaian penjumlah/pengurang 4 bit

menggunakan 74HC283. Gunakan masukan kontrol

Add

/

Sub

untuk mengeset operasi rangkaian sebagai

penjumlah atau pengurang

(54)

Rangkaian Penjumlah Bilangan Lainnya Implementasi Rangkaian Aritmetika Penutup

Lisensi

Ringkasan Kuliah

◮

_{Yang telah kita pelajari hari ini:}

◮

Operasi penjumlahan bilangan biner 1 bit dengan HA dan

FA

◮

Operasi penjumlahan/pengurangan bilangan tak bertanda

dan bertanda

◮

Rangkaian penjumlah n bit dengan RCA

◮

Overflow dan rangkaian detektornya

◮

Rangkaian penjumlah cepat dengan CLA dan

performansinya

◮

Rangkaian penjumlah BCD

◮

Implementasi rangkaian penjumlah dengan IC 7400

◮

_{Bab berikutnya akan dijabarkan rangkaian kombinasional dan}

sekuensial sebagai blok penyusun sistem komputer

◮

_Pelajari:

❤tt♣✿✴✴❞✐❞✐❦✳❜❧♦❣✳✉♥❞✐♣✳❛❝✳✐❞✴✷✵✶✼✴✵✸✴✵✻✴