Discrete Wavelet Transformation - Metode Anti-Islanding

BAB 3 METODOLOGI PENELITIAN

3.5 Metode Anti-Islanding

3.5.1 Discrete Wavelet Transformation

Pada penelitian ini tipe wavelet yang digunakan adalah Daubichies dengan nilai vanishing moment adalah 2 dan level dekomposisi hingga level ke-6.

Penentuan ini berdasarkan pada uji coba macam-macam wavelet yang memberikan hasil yang terbaik dengan mempertimbangkan parameter jumlah filter digital yang paling sedikit dan waktu komputasi yang tidak terlalu lama. Nilai-nilai filter digital wavelet didapat dengan menghitung menggunakan syntax wavelet filter (wfilters) pada MATLAB.

LoD dan LoH masing-masing adalah filter analisis/dekomposisi dan sintesis/rekonstruksi frekuensi rendah, sedangkan HiD dan HiR masing-masing adalah filter analisis/dekomposisi dan sintesis/rekonstruksi frekuensi tinggi. Plot koefisien dari masing-masing filter dapat dilihat pada Gambar 3.13. Pada penelitian ini hanya menggunakan proses dekomposisi dalam penentuan nilai threshold sehingga parameter filter rekonstruksi dapat diabaikan. Nilai-nilai parameter dari filter dekomposisi Daubichies db2 dapat dilihat pada Tabel 3.3.

Gambar 3.13 Filter dekomposisi dan rekonstruksi Daubichies wavelet db2

Tabel 3.3 Koefisien Filter Dekomposisi Daubichies p=2 (db2)

n LoD HiD

0 −0.129409522550921 −0.482962913144690 1 0.224143868041857 0.836516303737469 2 0.836516303737469 −0.224143868041857 3 0.482962913144690 −0.129409522550921

Filter digital wavelet didapat dengan menyusun secara bertingkat blok “Two-Channel Analysis Subband Filter” sebanyak level dekomposisi yang ingin

digunakan seperti terlihat pada Gambar 3.14, dengan mengisikaan nilai-nilai filter LoD dan HiD ke dalam blok tersebut.

Gambar 3.14 Blok Discrete Wavelet Transformation

Gambar 3.15 Diagram Alir Deteksi Islanding

Gambar 3.15 menunjukkan diagram alir dari algoritma deteksi yang digunakan. Pemilihan nilai threshold=8 didapat setelah mensimulasikan kondisi normal dan islanding dari berbagai kondisi seperti yang ditunjukkan pada diagram alir proses penelitian (Gambar 3.1).

BAB 4

HASIL DAN PEMBAHASAN

Bagian ini membahas mengenai hasil simulasi dari karakteristik model PV, inverter, simulasi berbagai kondisi normal dan islanding, serta waktu deteksi yang perlukan algoritma wavelet dalam mengenali kondisi islanding.

4.1 Pengujian Model Photovoltaic

Hasil plot kurva karakteristik PV dengan berbagai kondisi iradian dengan nilai Nss=1 dan Npp=1 ditunjukkan pada Gambar 4.1.

Gambar 4.1 Kurva Karakteristik I-V dan P-V pada Pemodelan PV KC200GT

Pada penelitian ini menggunakan jumlah modul seri Nss=15 dan jumlah modul paralel Npp=2 agar dapat memenuhi syarat minimum interkoneksi dengan tegangan grid dan memiliki rentang transfer daya yang tinggi. Hasil plot kurva karakteristik PV yang dirangkai seri paralel dapat dilihat pada Gambar 4.2.

Gambar 4.2 Kurva Karakteristik I-V dan P-V pada Pemodelan PV KC200GT 15 seri dan 2 paralel

Dari Gambar 4.1 terlihat bahwa hasil plot kurva karakteristik model yang dibuat telah mendekati kurva pada datasheet PV Kyocera KC200GT. Pada Gambar 4.2 dengan irradian 1000W/m² (magenta), nilai tegangan open circuit model dan arus short circuit model dapat dihitung berdasarkan jumlah modul seri paralel.

_ _

15 32,9 493,5 2 8, 21 16, 42

oc seri

sc paralel

V V

I A

=  =

Gambar 4.3 Perbesaran kurva karakteristik I-V pada iradian 1000W/m²

Gambar 4.3 menunjukkan hasil plot kurva karakteristik modul PV dengan perhitungan sudah mendekati sesuai.

4.2 Karakteristik Inverter Current Source terhubung grid.

4.2.1 Keadaan Steady State

Subbab ini mengamati karakteristik gelombang pada bagian-bagian blok sistem dalam keadaan steady state Simulasi dilakukan pada setting arus referensi sumbu d/d-axis (Id) sebesar 6A dan arus referensi sumbu q/q-axis (Iq) sebesar 0A.

Gambar 4.4 menampilkan simulasi tegangan dan arus photovoltaic.

Gambar 4.4 Tegangan dan Arus PV

Terlihat bahwa gelombang tegangan PV berosilasi dari keadaan short circuit hingga sedikit di atas tegangan maksimum grid. Pada gelombang arus PV sudah cukup stabil dikisaran 16A dengan ripple 5,5%.

Gambar 4.5 Arus Inverter Sebelum Difilter

Gambar 4.5 menunjukkan gelombang arus output inverter sebelum difilter dan Gambar 4.6 adalah gelombang arus inverter setelah melewati filter. Hasil yang didapat pada simulasi sudah sesuai teori yaitu dengan teknik switching yang dilakukan adalah SPWM, kerapatan gelombang pulsa pada tiap setengah periode berbeda-beda. Setelah melewati filter low-pass angka harmonik yang tinggi pada gelombang yang berbentuk pulsa ditekan hingga ke titik yang cukup rendah sehingga bentuk gelombang arus mendekati sinusoidal.

Nilai total harmonic distortion (THD) dari arus output inverter saat iradian 1000W/m² ditunjukkan pada Gambar 4.6 yaitu sebesar 3,05% untuk arus dengan magnitudo 6A pada frekuensi fundamental 50Hz. Nilai THD pada berbagai magnitudo arus ditunjukkan pada Tabel 4.1.

Gambar 4.6 Bentuk Gelombang dan THD Arus Output Inverter

Tabel 4.1 THD arus output inverter

Magnitudo Arus (A) THD (%)

Nilai THD dihitung dari 5 siklus keadaan steady state pada tiap-tiap besaran magnitudo arus output inverter. Nilai dari parameter filter inverter dirancang pada arus maksimum 16,42A, namun nilai THD terkecil didapat pada saat magnitudo arus inverter mencapai 14A. Nilai THD terbesar didapat pada saat inverter mengeluarkan arus sebesar 2A, pengoperasian pada nilai arus ini sebaiknya dihindari karena telah keluar batas standar (THD<5%).

Berikutnya adalah pengujian untuk mengamati perbedaan fasa antara tegangan dan arus output inverter apabila menggunakan atau tidak menggunakan fitur VAR support pada inverter. Fitur VAR support bertujuan agar dapat mengoperasikan inverter dengan memberikan daya reaktif ke grid apabila grid kekurangan daya reaktif atau dapat mengambil daya reaktif dari grid apabila grid kelebihan daya reaktif . Hal ini bertujuan untuk meminimalisir terjadinya over/under voltage akibat daya reaktif pada beban yang tidak sepadan dengan daya reaktif yang dibangkitkan generator lain yang terhubung grid. Simulasi tanpa VAR support dilakukan dengan menyetel arus Id ref sebesar 6A dan arus Iq ref sebesar 0A (Gambar 4.7), sedangkan simulasi dengan VAR support dilakukan dengan menyetel arus Id ref sebesar 6A dan arus Iq ref sebesar -3A (Gambar 4.8).

Gambar 4.7 Tegangan, Arus, dan Daya Inverter Tanpa VAR Support

Gambar 4.8 Tegangan, Arus, dan Daya Inverter Dengan VAR Support

Pada Gambar 4.7 terlihat bahwa saat inverter mensuplai daya ke grid pada kisaran 1000W dan 0VAR, gelombang tegangan dan arus output inverter berada pada fasa yang sama, sedangkan saat inverter mensuplai daya ke grid pada kisaran 1000W dan 500VAR, gelombang arus sedikit terlambat (lagging) dari gelombang tegangan seperti yang ditunjukkan pada Gambar 4.8.

4.2.2 Respon close-loop

Pada pengujian respon close loop sistem, simulasi dilakukan berdasarkan dua kondisi yaitu dengan mengubah arus referensi inverter dan dengan memvariasikan nilai iradian matahari. Gambar 4.9 menunjukkan karakteristik respon inverter terhadap perubahan arus referensi sedangkan Gambar 4.11 menunjukkan karakteristik respon inverter terhadap perubahan iradiasi matahari.

Gambar 4.9 Karakteristik Parameter Kontrol, Tegangan, dan Arus Inverter pada Perubahan Nilai Arus Referensi

Pada Gambar 4.9 terlihat bahwa dengan mengganti arus referensi Id dan Iq maka daya inverter juga akan berubah secara proporsional. Dengan kapasitas PV yang sama menyebabkan parameter kontrol indeks modulasi dan sudut theta pada rangkaian pensaklaran inverter menyesuaikan secara otomatis untuk menaikkan/menurunkan arus output inverter agar sama dengan nilai referensinya.

Respon perubahan nilai kedua parameter kontrol ini terlihat sudah cukup baik.

Gambar 4.10 Respon Arus Id dan Iq terhadap Perubahan Nilai Referensi

Perubahan arus Id output inverter seperti yang ditunjukkan pada Gambar 4.10 menunjukkan hasil yang cukup baik dengan eror yang cukup kecil. Pada arus Iq memberikan eror yang cukup besar ketika inverter dioperasikan pada daerah leading/menyerap daya reaktif dari grid.

Pada skema perubahan nilai iradiasi yaitu seperti yang ditunjukkan pada Gambar 4.11 terlihat bahwa dengan mengubah nilai iradiasi tanpa mengubah nilai arus referensi, maka parameter kontrol seperti indeks modulasi dan sudut theta akan menyesuaikan secara otomatis dalam rangka untuk menjaga arus dan daya PV agar tetap konstan.

Gambar 4.11 Karakteristik Parameter Kontrol, Tegangan, dan Arus Inverter pada Perubahan Nilai Iradiasi Matahari.

42 4.3 Kondisi Grid-Fail

Subbab ini membahas mengenai kondisi saat grid-fail tanpa proteksi anti-islanding pada tiap-tiap jenis beban. Nilai-nilai parameter dan skema pengujian kondisi ini didapat dari subbab 4.4.

4.3.1 Powermatch

Kondisi powermatch adalah kondisi dimana daya PV seimbang dengan daya beban saat islanding terjadi, sehingga tegangan yang terukur pada titik PCC akan cenderung bernilai sama sebelum dan sesaat sesudah islanding. Simulasi tanpa perintah CB inverter trip dilakukan untuk mengamati karakteristik tegangan yang terjadi setelah kondisi islanding. Berikut adalah hasil simulasi powermatch pada jenis beban resistif, induktif, dan kapasitif.

islanding

Gambar 4.12 Islanding Powermatch Beban Resisitf

islanding

Gambar 4.13 Islanding Powermatch Beban Induktif

Gambar 4.14 Islanding Powermatch Beban Kapasitif

Hasil simulasi pada Gambar 4.12, Gambar 4.13, dan Gambar 4.14 menunjukkan bahwa tegangan sesaat sebelum dan sesudah islanding bernilai hampir sama. Pada beban induktif muncul ripple tegangan yang lebih besar dibandingkan dengan kondisi beban yang lain.

4.3.2 Over P dan Q Match

Kondisi over P dan Q-match adalah kondisi dimana daya aktif PV lebih besar dari daya aktif beban saat islanding terjadi, namun keduanya memiliki daya reaktif yang seimbang. Tegangan yang terukur pada titik PCC akan bernilai lebih tinggi setelah islanding dibandingkan dengan sebelum islanding. Simulasi tanpa perintah CB inverter trip dilakukan untuk mengamati karakteristik tegangan yang terjadi setelah kondisi islanding. Berikut adalah hasil simulasi over P dan Q match pada jenis beban resistif, induktif, dan kapasitif.

Gambar 4.15 Islanding Over P dan Q-Match Beban Resistif

theta

Gambar 4.16 Islanding Over P dan Q-Match Beban Induktif

theta

Gambar 4.17 Islanding Over P dan Q-Match Beban Kapasitif

Hasil simulasi pada Gambar 4.15, Gambar 4.16, dan Gambar 4.17 menunjukkan bahwa tegangan sesaat sesudah islanding bernilai lebih tinggi dibandingkan dengan sebelum islanding. Pada beban induktif muncul ripple tegangan yang lebih besar dibandingkan dengan kondisi beban yang lain.

4.3.3 Over Q dan P-Match

Kondisi over Q dan P-match adalah kondisi dimana daya reaktif PV lebih besar dari daya reaktif beban saat islanding terjadi, namun keduanya memiliki daya aktif yang seimbang. Tegangan yang terukur pada titik PCC sesaat sebelum dan sesudah islanding akan bernilai sama atau dapat juga berbeda tergantung dari karakteristik beban. Simulasi tanpa perintah CB inverter trip dilakukan untuk mengamati karakteristik tegangan yang terjadi setelah kondisi islanding. Berikut

adalah hasil simulasi over Q dan P-match pada jenis beban resistif, induktif, dan kapasitif.

Gambar 4.18 Islanding over Q dan P-Match Beban Resistif

theta

Gambar 4.19 Islanding over Q dan P-Match Beban Induktif

theta

Gambar 4.20 Islanding over Q dan P-Match Beban Kapasitif

Hasil simulasi pada Gambar 4.18, Gambar 4.19, dan Gambar 4.20 menunjukkan bahwa tegangan sesaat sesudah dan sebelum islanding pada beban resistif cenderung bernilai sama, namun berbeda halnya pada beban induktif dan kapasitif. Pada beban induktif muncul ripple tegangan yang lebih besar dibandingkan dengan kondisi beban yang lain.

4.3.4 Over PQ

Kondisi over PQ adalah kondisi dimana daya aktif dan reaktif PV lebih besar dari daya aktif dan reaktif beban saat islanding terjadi. Tegangan yang terukur pada titik PCC merupakan kombinasi dari karakteristik over P dan over Q. Simulasi tanpa perintah CB inverter trip dilakukan untuk mengamati karakteristik tegangan yang terjadi setelah kondisi islanding. Berikut adalah hasil simulasi over PQ pada jenis beban resistif, induktif, dan kapasitif.

theta Gambar 4.21 Islanding Over PQ Beban Resistif

Gambar 4.22 Islanding Over PQ Beban Induktif

theta

Gambar 4.23 Islanding Over PQ Beban Kapasitif

Hasil simulasi pada Gambar 4.21, Gambar 4.22, dan Gambar 4.23 menunjukkan bahwa tegangan sesaat sesudah islanding pada masing-masing jenis beban lebih tinggi nilainya dibanding sesaat sebelum islanding.. Pada beban induktif muncul ripple tegangan yang lebih besar dibandingkan dengan kondisi beban yang lain.

4.3.5 Under P dan Q-Match

Kondisi under P dan Q-match adalah kondisi dimana daya aktif PV kurang dari daya aktif beban saat islanding terjadi, namun keduanya memiliki daya reaktif yang sama. Tegangan yang terukur pada titik PCC sesaat sesudah islanding bernilai di bawah tegangan sesaat sebelum islanding. Simulasi tanpa perintah CB inverter trip dilakukan untuk mengamati karakteristik tegangan yang terjadi setelah kondisi

islanding. Berikut adalah hasil simulasi under P dan Q-match pada jenis beban resistif, induktif, dan kapasitif.

Indeks

Gambar 4.24 Islanding Under P dan Q-Match Beban Resistif

Indeks

Gambar 4.25 Islanding Under P dan Q-Match Beban Induktif

Indeks

Gambar 4.26 Islanding Under P dan Q-Match Beban Kapasitif

Hasil simulasi pada Gambar 4.24, Gambar 4.25, dan Gambar 4.26 menunjukkan bahwa tegangan sesaat sesudah islanding pada masing-masing jenis beban bernilai kurang dari tegangan sesaat sebelum islanding.. Pada beban induktif muncul ripple tegangan yang lebih besar dibandingkan dengan kondisi beban yang lain.

4.3.6 Under Q dan P Match

Kondisi under Q dan P-match adalah kondisi dimana daya reaktif PV kurang dari daya reaktif beban saat islanding terjadi, namun keduanya memiliki daya aktif yang seimbang. Tegangan yang terukur pada titik PCC sesaat sesudah dan sesaat sebelum islanding cenderung bernilai sama. Simulasi tanpa perintah CB inverter trip dilakukan untuk mengamati karakteristik tegangan yang terjadi setelah kondisi islanding.

Gambar 4.27 Islanding Under Q dan P-Match Beban Resistif

theta

Gambar 4.28 Islanding Under Q dan P-Match Beban Induktif

theta

Gambar 4.29 Islanding Under Q dan P-Match Beban Kapasitif

Hasil simulasi pada Gambar 4.27, Gambar 4.28, dan Gambar 4.29 menunjukkan bahwa tegangan sesaat sesudah islanding pada masing-masing jenis beban bernilai cenderung sama dengan tegangan sesaat sebelum islanding.. Pada beban induktif muncul ripple tegangan yang lebih besar dibandingkan dengan kondisi beban yang lain.

4.3.7 Under PQ

Kondisi under PQ adalah kondisi dimana daya aktif dan reaktif PV kurang dari daya aktif dan reaktif beban saat islanding terjadi. Tegangan yang terukur pada titik PCC sesaat sesudah islanding bernilai dibawah tegangan sesaat sebelum islanding. Simulasi tanpa perintah CB inverter trip dilakukan untuk mengamati karakteristik tegangan yang terjadi setelah kondisi islanding.

Gambar 4.30 Islanding Under PQ Beban Resistif

Tegangan terfaktorisasi

Gambar 4.31 Islanding Under PQ Beban Induktif

theta

Gambar 4.32 Islanding Under PQ Beban Kapasitif

Hasil simulasi pada Gambar 4.30, Gambar 4.31, dan Gambar 4.32 menunjukkan bahwa tegangan sesaat sesudah islanding pada masing-masing jenis beban bernilai di bawah tegangan sebelum islanding.. Pada beban induktif muncul ripple tegangan yang lebih besar dibandingkan dengan kondisi beban yang lain.

Bermacam-macam kondisi grid-fail yang ditunjukkan pada berbagai jenis beban menunjukkan bahwa tegangan dan arus saat islanding menjadi sangat tidak layak sehingga inverter perlu dilengkapi proteksi anti-islanding sebagai alat proteksinya. Pada penelitian ini proteksi anti islanding menggunakan transformasi wavelet karena memiliki waktu deteksi yang sangat singkat dibanding metode lainnya.

Parameter kontrol inverter seperti indeks modulasi dan sudut theta berperan besar pada rusaknya tegangan setelah islanding, Dikarenakan inverter memiliki filter CL sehingga ada penambahan secara otomatis pada sudut arus yang terbangkitkan sebesar

  d= t+

Dengan  adalah sudut inverter, t adalah sudut PLL, dan d adalah nilai tambahan sudut untuk mengkompensasi filter di inverter. Saat islanding tegangan grid yang menjadi acuan PLL hilang, dan disisi lain kedua parameter kontrol ini terus mengubah nilai demi menjaga nilai arus di kisaran referensinya. Nilai sudut wt yang terbaca oleh PLL adalah sudut dari tegangan yang terbangkit oleh inverter sendiri sehingga dengan penambahan nilai pada wt pada kontrol inverter akan menyebabkan sudut semakin bergeser dan mengakibatkan arus dan tegangan yang terbangkit menjadi tidak stabil. Hail ini berimbas pada nilai parameter kontrol lain yaitu indeks modulasi menjadi tidak stabil.

4.4 Pemilihan Level Deteksi Islanding

Jumlah level deteksi pada wavelet daubichies ditentukan berdasarkan kesesuaian hasil transformasi dalam memisahkan kondisi normal dengan islanding.

Pemilihan level deteksi dikatakan sesuai apabila telah mendapatkan gap yang cukup untuk memisahkan kondisi normal dengan islanding. Berikut adalah 6 level pertama pada transformasi tegangan PCC dengan kondisi beban resistif powermatch.

Gambar 4.33 Hasil Trasnformasi Wavelet Daubichies 6 Level Pertama

Gambar 4.33 adalah hasil transformasi tegangan PCC dengan daubichies wavelet pada 6 level pertama dengan kondisi normal adalah dari detik 0 hingga 0,5 sedangkan kondisi islanding adalah pada detik 0,5 hingga detik ke 0,6. Hasil ini menunjukkan bahwa pada variabel tegangan perlu didekomposisi hingga level ke-6 untuk mendapatkan gap yang cukup dalam mengisolasi kondisi normal dengan islanding (gap yang didapat pada kisaran angka 6 pada maksimum kondisi normal hingga 9 pada minimum kondisi islanding). Selanjutnya penentuan threshold dapat dipilih pada rentang gap yang tersedia (6-9). Skema penentuan threshold dapat dilihat pada diagram alir bab 3.

4.5 Pengaruh THD Arus Terhadap Deteksi Islanding

Mengacu pada Tabel 4.1, nilai THD arus dipengaruhi oleh besar arus inverter yang terkontrol. Pada subbab ini membandingkan waktu deteksi pada sampel beban resistif powermatch 4A, 6A, dan 8A.

Gambar 4.34 Hasil Transformasi Pada Beban Resistif 4A, 6A, Dan 8A.

Tabel 4.2 Pengaruh THD Arus Terhadap Waktu Deteksi

Magnitudo Arus (A) THD (%) Waktu Deteksi (s)

4 4,35 2,5

6 3,05 2,5

8 1,15 2,5

Dari Gambar 4.34 dan Tabel 4.2 adalah hasil sampel transformasi tegangan pada beban resistif. Hasil yang didapat menujukkan bahwa perbedaan nilai THD arus tidak terlalu berpengaruh terhadap waktu deteksi wavelet yaitu tetap 2,5 ms. Hal yang paling mempengaruhi waktu deteksi adalah kombinasi jenis beban dan kasus islanding yang akan dijelaskan pada subbab berikutnya,

4.6 Validasi Teknik Anti-Islanding terhadap Kondisi Islanding

Subbab ini bertujuan untuk menguji kehandalan algoritma wavelet dalam mengenali kejadian islanding. Skema simulasi kondisi islanding dengan berbagai kasus fenomena terbagi menjadi 3 bagian yaitu:

a. Skema 1 : Powermatch

b. Skema 2 : Over Power (Over P, Over Q, Over PQ) c. Skema 3 : Under Power (Under P, Under Q, Under PQ)

Pembagian ini berdasarkan kemungkinan kesesuaian nilai daya PV yang terbangkit dengan beban saat islanding terjadi. Powermatch adalah kondisi ketika daya PV sama dengan daya beban saat islanding, sedangkan over power dan under power adalah kondisi ketika saat islanding daya PV tidak sama dengan daya beban.

Untuk membuat kondisi powermatch, daya beban dihitung berdasarkan nilai arus Id dan Iq seperti yang ditunjukkan pada (4.1). Mengingat bahwa perhitungan pada ranah sumbu dq menggunakan kuantitas DC sehingga tidak ada faktor daya meskipun beban terhubung pada sisi AC.

Dalam mempermudah perhitungan maka perlu adanya asusmsi pendekatan nilai V_d = 2V_rms dan V =_q 0, sehingga (3.11) menjadi

Pengujian ini menggunakan dua buah beban dengan beban pertama (beban lokal) terletak di dekat titik PCC dan beban kedua terpisahkan oleh impedansi saluran dan terletak di dekat sisi grid, dengan rasio perbandingan beban pertama dengan beban kedua adalah 1:5.

4.6.1 Skema Power match

Skema pengujian islanding pada kondisi power match dilakukan dengan 3 jenis beban yaitu beban resistif, induktif, dan kapasitif.

Perhitungan untuk beban resistif 220 6

Tabel 4.3 Setting Arus Beban dan Inverter pada Kondisi Powermatch

Powermatch Beban Inverter

Id (A) Iq (A) Id (A) Iq (A)

Resistif 6 0 6 0

Induktif 6 -3 6 -3

Kapasitif 6 3 6 3

Gambar 4.35 Daya, Tegangan, dan Arus Beban Resistif saat Powermatch

Gambar 4.36 Transformasi Wavelet Beban Resistif Saat Powermatch

Gambar 4.37 Transformasi Wavelet Beban Induktif saat Powermatch

Gambar 4.38 Transformasi Wavelet Beban Kapasitif saat Powermatch

Gambar 4.35 sisi kiri adalah hasil simulasi powermatch tanpa perintah trip ke inverter, sedangkan di sisi kanan dengan perintah trip. Gambar 4.36, Gambar 4.37, dan Gambar 4.38 menunjukkan hasil simulasi islanding pada beban resistif, induktif dan kapasitif.

Tabel 4.4 Waktu Deteksi dan Nilai Maksimum Absolut Detail Powermatch Beban Waktu Deteksi

(ms)

Nilai Max Absolut Detail

Resistif 2,5 12,1835

Induktif 2,272 294.5989

Kapasitif 0,225 10,4399

Fenomena islanding yang mengakibatkan munculnya voltage match disebabkan karena daya aktif dan reaktif yang dibangkitkan inverter sama dengan daya aktif dan reaktif yang dibangkitkan beban (Gambar 4.35). Pada beban induktif memiliki nilai detail yang paling tinggi sehingga karakteristik pada beban ini semakin mudah dideteksi dibanding tipe beban yang lain.

Waktu deteksi tercepat diperoleh pada kondisi beban kapasitif yaitu 0,225 ms, sedangkan waktu deteksi terlama diperleh pada hasil simulasi beban resistif yaitu 2,5 ms.

60 4.6.2 Skema Over Power

Skema pengujian islanding pada kondisi over power dilakukan dengan 3 jenis beban dengan nilai hitngan yang sama dengan skema powermatch. Skema over power dilakukan secara tidak langsung dengan cara menambah arus referensi sebesar 2 A pada masing-masing parameter yang dibuat over. Pengujian ini terdiri dari 3 kondisi yaitu kondisi.over P dengan Q-match, over Q dengan P-match, dan over PQ.

Tabel 4.5 Setting Arus Beban dan Inverter pada Kondisi Over P dan Q-match

Over P Beban Inverter

Id (A) Iq (A) Id (A) Iq (A)

Resistif 6 0 6+2 0

Induktif 6 -3 6+2 -3

Kapasitif 6 3 6+2 3

Tabel 4.6 Setting Arus Beban dan Inverter pada Kondisi Over Q dan P-match

Over Q Beban Inverter

Id (A) Iq (A) Id (A) Iq (A)

Resistif 6 0 6 0+(-2)

Induktif 6 -3 6 -3+(-2)

Kapasitif 6 3 6 3+(-2)

Tabel 4.7 Setting Arus Beban dan Inverter pada Kondisi Over PQ

Over PQ Beban Inverter

Id (A) Iq (A) Id (A) Iq (A)

Resistif 6 0 6+2 0+(-2)

Induktif 6 -3 6+2 -3+(-2)

Kapasitif 6 3 6+2 3+(-2)

4.6.2.1 Over P dan Q-match

Skema ini dilakukan berdasarkan pada Tabel 4.5 dengan mengatur nilai daya aktif lebih besar yaitu dengan cara memberikan arus Id referensi yang lebih tinggi dari perhitungan beban powermatch.

Gambar 4.39 Daya, Tegangan, dan Arus Beban Resistif saat Over P dan Q-Match

Gambar 4.40 Transformasi Wavelet Beban Resistif saat Over P dan Q-Match

Gambar 4.41 Transformasi Wavelet Beban Induktif saat Over P dan Q-Match

Gambar 4.42 Transformasi Wavelet Beban Kapasitif saat Over P dan Q-Match

Gambar 4.39 sisi kiri adalah hasil simulasi Over P dan Q-Match tanpa perintah trip ke inverter, sedangkan di sisi kanan dengan perintah trip. Gambar 4.40, Gambar 4.41, dan Gambar 4.42 menunjukkan hasil simulasi islanding pada beban resistif, induktif dan kapasitif.

63 4.6.2.2 Over Q dan P-match

Skema ini dilakukan berdasarkan pada Tabel 4.6 dengan mengatur nilai daya reaktif lebih besar yaitu dengan cara memberikan arus Iq referensi dibawah

Dalam dokumen DETEKSI ISLANDING PADA PHOTOVOLTAIC TERHUBUNG GRID BERBASIS TRANSFORMASI WAVELET (Halaman 53-0)