BAB 4 HASIL DAN PEMBAHASAN
4.2 Karakteristik Inverter Current Source terhubung grid
4.3.7 Under PQ
Kondisi under PQ adalah kondisi dimana daya aktif dan reaktif PV kurang dari daya aktif dan reaktif beban saat islanding terjadi. Tegangan yang terukur pada titik PCC sesaat sesudah islanding bernilai dibawah tegangan sesaat sebelum islanding. Simulasi tanpa perintah CB inverter trip dilakukan untuk mengamati karakteristik tegangan yang terjadi setelah kondisi islanding.
51
Gambar 4.30 Islanding Under PQ Beban Resistif
Tegangan terfaktorisasi
Gambar 4.31 Islanding Under PQ Beban Induktif
theta
Gambar 4.32 Islanding Under PQ Beban Kapasitif
52
Hasil simulasi pada Gambar 4.30, Gambar 4.31, dan Gambar 4.32 menunjukkan bahwa tegangan sesaat sesudah islanding pada masing-masing jenis beban bernilai di bawah tegangan sebelum islanding.. Pada beban induktif muncul ripple tegangan yang lebih besar dibandingkan dengan kondisi beban yang lain.
Bermacam-macam kondisi grid-fail yang ditunjukkan pada berbagai jenis beban menunjukkan bahwa tegangan dan arus saat islanding menjadi sangat tidak layak sehingga inverter perlu dilengkapi proteksi anti-islanding sebagai alat proteksinya. Pada penelitian ini proteksi anti islanding menggunakan transformasi wavelet karena memiliki waktu deteksi yang sangat singkat dibanding metode lainnya.
Parameter kontrol inverter seperti indeks modulasi dan sudut theta berperan besar pada rusaknya tegangan setelah islanding, Dikarenakan inverter memiliki filter CL sehingga ada penambahan secara otomatis pada sudut arus yang terbangkitkan sebesar
d= t+
Dengan adalah sudut inverter, t adalah sudut PLL, dan d adalah nilai tambahan sudut untuk mengkompensasi filter di inverter. Saat islanding tegangan grid yang menjadi acuan PLL hilang, dan disisi lain kedua parameter kontrol ini terus mengubah nilai demi menjaga nilai arus di kisaran referensinya. Nilai sudut wt yang terbaca oleh PLL adalah sudut dari tegangan yang terbangkit oleh inverter sendiri sehingga dengan penambahan nilai pada wt pada kontrol inverter akan menyebabkan sudut semakin bergeser dan mengakibatkan arus dan tegangan yang terbangkit menjadi tidak stabil. Hail ini berimbas pada nilai parameter kontrol lain yaitu indeks modulasi menjadi tidak stabil.
4.4 Pemilihan Level Deteksi Islanding
Jumlah level deteksi pada wavelet daubichies ditentukan berdasarkan kesesuaian hasil transformasi dalam memisahkan kondisi normal dengan islanding.
Pemilihan level deteksi dikatakan sesuai apabila telah mendapatkan gap yang cukup untuk memisahkan kondisi normal dengan islanding. Berikut adalah 6 level pertama pada transformasi tegangan PCC dengan kondisi beban resistif powermatch.
53
Gambar 4.33 Hasil Trasnformasi Wavelet Daubichies 6 Level Pertama
54
Gambar 4.33 adalah hasil transformasi tegangan PCC dengan daubichies wavelet pada 6 level pertama dengan kondisi normal adalah dari detik 0 hingga 0,5 sedangkan kondisi islanding adalah pada detik 0,5 hingga detik ke 0,6. Hasil ini menunjukkan bahwa pada variabel tegangan perlu didekomposisi hingga level ke-6 untuk mendapatkan gap yang cukup dalam mengisolasi kondisi normal dengan islanding (gap yang didapat pada kisaran angka 6 pada maksimum kondisi normal hingga 9 pada minimum kondisi islanding). Selanjutnya penentuan threshold dapat dipilih pada rentang gap yang tersedia (6-9). Skema penentuan threshold dapat dilihat pada diagram alir bab 3.
4.5 Pengaruh THD Arus Terhadap Deteksi Islanding
Mengacu pada Tabel 4.1, nilai THD arus dipengaruhi oleh besar arus inverter yang terkontrol. Pada subbab ini membandingkan waktu deteksi pada sampel beban resistif powermatch 4A, 6A, dan 8A.
Gambar 4.34 Hasil Transformasi Pada Beban Resistif 4A, 6A, Dan 8A.
55
Tabel 4.2 Pengaruh THD Arus Terhadap Waktu Deteksi
Magnitudo Arus (A) THD (%) Waktu Deteksi (s)
4 4,35 2,5
6 3,05 2,5
8 1,15 2,5
Dari Gambar 4.34 dan Tabel 4.2 adalah hasil sampel transformasi tegangan pada beban resistif. Hasil yang didapat menujukkan bahwa perbedaan nilai THD arus tidak terlalu berpengaruh terhadap waktu deteksi wavelet yaitu tetap 2,5 ms. Hal yang paling mempengaruhi waktu deteksi adalah kombinasi jenis beban dan kasus islanding yang akan dijelaskan pada subbab berikutnya,
4.6 Validasi Teknik Anti-Islanding terhadap Kondisi Islanding
Subbab ini bertujuan untuk menguji kehandalan algoritma wavelet dalam mengenali kejadian islanding. Skema simulasi kondisi islanding dengan berbagai kasus fenomena terbagi menjadi 3 bagian yaitu:
a. Skema 1 : Powermatch
b. Skema 2 : Over Power (Over P, Over Q, Over PQ) c. Skema 3 : Under Power (Under P, Under Q, Under PQ)
Pembagian ini berdasarkan kemungkinan kesesuaian nilai daya PV yang terbangkit dengan beban saat islanding terjadi. Powermatch adalah kondisi ketika daya PV sama dengan daya beban saat islanding, sedangkan over power dan under power adalah kondisi ketika saat islanding daya PV tidak sama dengan daya beban.
Untuk membuat kondisi powermatch, daya beban dihitung berdasarkan nilai arus Id dan Iq seperti yang ditunjukkan pada (4.1). Mengingat bahwa perhitungan pada ranah sumbu dq menggunakan kuantitas DC sehingga tidak ada faktor daya meskipun beban terhubung pada sisi AC.
Dalam mempermudah perhitungan maka perlu adanya asusmsi pendekatan nilai Vd = 2Vrms dan V =q 0, sehingga (3.11) menjadi
56
Pengujian ini menggunakan dua buah beban dengan beban pertama (beban lokal) terletak di dekat titik PCC dan beban kedua terpisahkan oleh impedansi saluran dan terletak di dekat sisi grid, dengan rasio perbandingan beban pertama dengan beban kedua adalah 1:5.
4.6.1 Skema Power match
Skema pengujian islanding pada kondisi power match dilakukan dengan 3 jenis beban yaitu beban resistif, induktif, dan kapasitif.
Perhitungan untuk beban resistif 220 6
57
Tabel 4.3 Setting Arus Beban dan Inverter pada Kondisi Powermatch
Powermatch Beban Inverter
Id (A) Iq (A) Id (A) Iq (A)
Resistif 6 0 6 0
Induktif 6 -3 6 -3
Kapasitif 6 3 6 3
Gambar 4.35 Daya, Tegangan, dan Arus Beban Resistif saat Powermatch
58
Gambar 4.36 Transformasi Wavelet Beban Resistif Saat Powermatch
Gambar 4.37 Transformasi Wavelet Beban Induktif saat Powermatch
59
Gambar 4.38 Transformasi Wavelet Beban Kapasitif saat Powermatch
Gambar 4.35 sisi kiri adalah hasil simulasi powermatch tanpa perintah trip ke inverter, sedangkan di sisi kanan dengan perintah trip. Gambar 4.36, Gambar 4.37, dan Gambar 4.38 menunjukkan hasil simulasi islanding pada beban resistif, induktif dan kapasitif.
Tabel 4.4 Waktu Deteksi dan Nilai Maksimum Absolut Detail Powermatch Beban Waktu Deteksi
(ms)
Nilai Max Absolut Detail
Resistif 2,5 12,1835
Induktif 2,272 294.5989
Kapasitif 0,225 10,4399
Fenomena islanding yang mengakibatkan munculnya voltage match disebabkan karena daya aktif dan reaktif yang dibangkitkan inverter sama dengan daya aktif dan reaktif yang dibangkitkan beban (Gambar 4.35). Pada beban induktif memiliki nilai detail yang paling tinggi sehingga karakteristik pada beban ini semakin mudah dideteksi dibanding tipe beban yang lain.
Waktu deteksi tercepat diperoleh pada kondisi beban kapasitif yaitu 0,225 ms, sedangkan waktu deteksi terlama diperleh pada hasil simulasi beban resistif yaitu 2,5 ms.
60 4.6.2 Skema Over Power
Skema pengujian islanding pada kondisi over power dilakukan dengan 3 jenis beban dengan nilai hitngan yang sama dengan skema powermatch. Skema over power dilakukan secara tidak langsung dengan cara menambah arus referensi sebesar 2 A pada masing-masing parameter yang dibuat over. Pengujian ini terdiri dari 3 kondisi yaitu kondisi.over P dengan Q-match, over Q dengan P-match, dan over PQ.
Tabel 4.5 Setting Arus Beban dan Inverter pada Kondisi Over P dan Q-match
Over P Beban Inverter
Id (A) Iq (A) Id (A) Iq (A)
Resistif 6 0 6+2 0
Induktif 6 -3 6+2 -3
Kapasitif 6 3 6+2 3
Tabel 4.6 Setting Arus Beban dan Inverter pada Kondisi Over Q dan P-match
Over Q Beban Inverter
Id (A) Iq (A) Id (A) Iq (A)
Resistif 6 0 6 0+(-2)
Induktif 6 -3 6 -3+(-2)
Kapasitif 6 3 6 3+(-2)
Tabel 4.7 Setting Arus Beban dan Inverter pada Kondisi Over PQ
Over PQ Beban Inverter
Id (A) Iq (A) Id (A) Iq (A)
Resistif 6 0 6+2 0+(-2)
Induktif 6 -3 6+2 -3+(-2)
Kapasitif 6 3 6+2 3+(-2)
4.6.2.1 Over P dan Q-match
Skema ini dilakukan berdasarkan pada Tabel 4.5 dengan mengatur nilai daya aktif lebih besar yaitu dengan cara memberikan arus Id referensi yang lebih tinggi dari perhitungan beban powermatch.
61
Gambar 4.39 Daya, Tegangan, dan Arus Beban Resistif saat Over P dan Q-Match
Gambar 4.40 Transformasi Wavelet Beban Resistif saat Over P dan Q-Match
62
Gambar 4.41 Transformasi Wavelet Beban Induktif saat Over P dan Q-Match
Gambar 4.42 Transformasi Wavelet Beban Kapasitif saat Over P dan Q-Match
Gambar 4.39 sisi kiri adalah hasil simulasi Over P dan Q-Match tanpa perintah trip ke inverter, sedangkan di sisi kanan dengan perintah trip. Gambar 4.40, Gambar 4.41, dan Gambar 4.42 menunjukkan hasil simulasi islanding pada beban resistif, induktif dan kapasitif.
63 4.6.2.2 Over Q dan P-match
Skema ini dilakukan berdasarkan pada Tabel 4.6 dengan mengatur nilai daya reaktif lebih besar yaitu dengan cara memberikan arus Iq referensi dibawah perhitungan beban powermatch.
Gambar 4.43 Daya, Tegangan, dan Arus Beban Resistif saat Over Q dan P-Match
Gambar 4.44 Transformasi Wavelet Beban Resistif saat Over P dan Q-Match
64
Gambar 4.45 Transformasi Wavelet Beban Induktif saat Over P dan Q-Match
Gambar 4.46 Transformasi Wavelet Beban Kapasitif saat Over P dan Q-Match
Gambar 4.43 sisi kiri adalah hasil simulasi Over P dan Q-Match tanpa perintah trip ke inverter, sedangkan di sisi kanan dengan perintah trip. Gambar 4.44, Gambar 4.45, dan Gambar 4.46 menunjukkan hasil simulasi islanding pada beban resistif, induktif dan kapasitif.
65 4.6.2.3 Over PQ
Skema ini dilakukan berdasarkan pada Tabel 4.7 dengan mengatur nilai daya aktif dan reaktif lebih besar yaitu dengan cara memberikan arus Id referensi lebih tinggi dan Iq referensi di bawah perhitungan beban powermatch.
Gambar 4.47 Daya, Tegangan, dan Arus Beban Resistif saat Over PQ
Gambar 4.48 Transformasi Wavelet Beban Resistif saat Over PQ
66
Gambar 4.49 Transformasi Wavelet Beban Induktif saat Over PQ
Gambar 4.50 Transformasi Wavelet Beban Kapasitif saat Over PQ
Gambar 4.47 sisi kiri adalah hasil simulasi Over PQ tanpa perintah trip ke inverter, sedangkan di sisi kanan dengan perintah trip. Gambar 4.48, Gambar 4.49, dan Gambar 4.50 menunjukkan hasil simulasi islanding pada beban resistif, induktif dan kapasitif.
67
Tabel 4.8 Waktu Deteksi dan Nilai Maksimum Absolut Detail Over Power
Skema Beban Waktu Deteksi
(ms)
Nilai Max Absolut Detail
Over P Resistif 2,3 12,3351
Induktif 1,1 317,2854
Kapasitif 0,352 10,5226
Over Q Resistif 5,3 12,5627
Fenomena islanding yang mengakibatkan munculnya over voltage disebabkan karena kelebihan daya P (Gambar 4.39). Kelebihan daya Q tidak terlalu berpengaruh pada fenomena over voltage beban resistif, namun lebih ke pelebaran fasa (Gambar 4.43). Kelebihan daya P dan Q merupakan akumulasi fenomena yang terjadi pada kelebihan daya P dan Q (Gambar 4.47).
Pada beban induktif memiliki nilai detail yang lebih tinggi dibandingkan dengan tipe beban yang lain, hal ini membuat beban induktif lebih mudah dideteksi.
Waktu deteksi tercepat diperoleh pada kondisi beban kapasitif saat Over P yaitu 0,352 ms, sedangkan waktu deteksi terlama diperleh pada hasil simulasi beban induktif Over Q yaitu 5,4 ms.
4.6.3 Skema Under Power
Skema pengujian islanding pada kondisi under power dilakukan dengan 3 jenis beban dengan nilai hitungan yang sama dengan skema power match. Skema under power dilakukan secara tidak langsung dengan cara mengurangi arus referensi sebesar 2 A pada masing-masing parameter yang dibuat under. Pengujian ini terdiri dari 3 kondisi yaitu kondisi. under P dengan Q-match, under Q dengan P-match, dan under PQ.
68
Tabel 4.9 Setting Arus Beban dan Inverter pada Kondisi P-under dan Q-match
Under P Beban Inverter
Id (A) Iq (A) Id (A) Iq (A)
Resistif 6 0 6-2 0
Induktif 6 -3 6-2 -3
Kapasitif 6 3 6-2 3
Tabel 4.10 Setting Arus Beban dan Inverter pada Kondisi P-match dan Q-under
Under Q Beban Inverter
Id (A) Iq (A) Id (A) Iq (A)
Resistif 6 0 6 0-(-2)
Induktif 6 -3 6 -3-(-2)
Kapasitif 6 3 6 3-(-2)
Tabel 4.11 Setting Arus Beban dan Inverter pada Kondisi P-under dan Q-under
Under PQ Beban Inverter
Id (A) Iq (A) Id (A) Iq (A)
Resistif 6 0 6-2 0-(-2)
Induktif 6 -3 6-2 -3-(-2)
Kapasitif 6 3 6-2 3-(-2)
4.6.3.1 Under P dan Q-Match
Skema ini dilakukan berdasarkan pada Tabel 4.9 dengan mengatur nilai daya aktif lebih rendah yaitu dengan cara memberikan arus Id referensi dibawah perhitungan beban powermatch.
69
Gambar 4.51 Daya, Tegangan, dan Arus Beban Resistif saat Under P dan Q-Match
Gambar 4.52 Transformasi Wavelet Beban Resistif saat Under P dan Q-Match
70
Gambar 4.53 Transformasi Wavelet Beban Induktif saat Under P dan Q-Match
Gambar 4.54 Transformasi Wavelet Beban Kapasitif saat Under P dan Q-Match
Gambar 4.51 sisi kiri adalah hasil simulasi Under P dan Q-Match tanpa perintah trip ke inverter, sedangkan di sisi kanan dengan perintah trip. Gambar 4.52, Gambar 4.53, dan Gambar 4.54 menunjukkan hasil simulasi islanding pada beban resistif, induktif dan kapasitif.
71 4.6.3.2 Under Q dan P-Match
Skema ini dilakukan berdasarkan pada Tabel 4.10 dengan mengatur nilai daya reaktif lebih rendah yaitu dengan cara memberikan arus Iq referensi di atas perhitungan beban powermatch.
Gambar 4.55 Daya, Tegangan, dan Arus Beban Resistif saat Under Q dan P-Match
Gambar 4.56 Transformasi Wavelet Beban Resistif saat Under Q dan P-Match
72
Gambar 4.57 Transformasi Wavelet Beban Induktif saat Under Q dan P-Match
Gambar 4.58 Transformasi Wavelet Beban Kapasitif saat Under Q dan P-Match
Gambar 4.55 sisi kiri adalah hasil simulasi Under Q dan P-Match tanpa perintah trip ke inverter, sedangkan di sisi kanan dengan perintah trip. Gambar 4.56, Gambar 4.57, dan Gambar 4.58 menunjukkan hasil simulasi islanding pada beban resistif, induktif dan kapasitif.
73 4.6.3.3 Under PQ
Skema ini dilakukan berdasarkan pada Tabel 4.10 dengan mengatur nilai daya aktif dan daya reaktif lebih rendah yaitu dengan cara memberikan arus Id dan Iq masing-masing di bawah dan di atas perhitungan beban powermatch.
Gambar 4.59 Daya, Tegangan dan Arus Beban Resistif saat Under PQ
Gambar 4.60 Transformasi Wavelet Beban Resistif saat Under PQ
74
Gambar 4.61 Transformasi Wavelet Beban Induktif saat Under PQ
Gambar 4.62 Transformasi Wavelet Beban Kapasitif saat Under PQ
Gambar 4.59 sisi kiri adalah hasil simulasi Under PQ tanpa perintah trip ke inverter, sedangkan di sisi kanan dengan perintah trip. Gambar 4.60, Gambar 4.61, dan Gambar 4.62 menunjukkan hasil simulasi islanding pada beban resistif, induktif dan kapasitif.
75
Tabel 4.12 Waktu Deteksi dan Nilai Maksimum Absolut Detail Under Power
Skema Beban Waktu Deteksi
(ms)
Nilai Max Absolut Detail
Under P Resistif 2,6 10,7202
Induktif 9,9 67,8314
Kapasitif 0,224 10,2048
Under Q Resistif 5,3 12,2063
Fenomena islanding yang mengakibatkan munculnya under voltage disebabkan karena kekurangan daya P (Gambar 4.51). Kekurangan daya Q tidak terlalu berpengaruh pada fenomena under voltage, namun lebih ke pelebaran fasa (Gambar 4.55). Kekurangan daya P dan Q merupakan akumulasi fenomena yang terjadi pada kelebihan daya P dan Q (Gambar 4.59).
Pada beban induktif memiliki nilai detail yang lebih tinggi dibandingkan dengan tipe beban yang lain. Hal ini membuat beban induktif lebih mudah dideteksi saat terjadi islanding. Waktu deteksi tercepat diperoleh pada kondisi beban kapasitif saat over P yaitu 0,224 ms, sedangkan waktu deteksi terlama diperleh pada hasil simulasi beban kapasitif under Q dan beban induktif over P dengan nilai masing-masing 5,3 ms dan 9,9 ms.
Tabel 4.13 Hasil Resume Skema Islanding
Skema Beban Waktu Deteksi
(ms)
Nilai Max Absolut Detail
Match Resistif 2,5 12,1835
Induktif 2,272 294.5989
Kapasitif 0,225 10,4399
Over P Resistif 2,3 12,3351
Induktif 1,1 317,2854
Kapasitif 0,352 10,5226
Over Q Resistif 5,3 12,5627
Induktif 5,4 118,3197
Kapasitif 5,3 10,1870
Over PQ Resistif 2,6 12,1290
Induktif 2,7 213,3947
76
Kapasitif 2,5 10,3718
Under P Resistif 2,6 10,7202
Induktif 9,9 67,8314
Kapasitif 0,224 10,2048
Under Q Resistif 5,3 12,2063
Tabel 4.13 menunjukkan hasil pengujian kondisi islanding untuk berbagai skema power match, over power, dan under power menunjukkan bahwa algoritma anti-islanding dapat mendeteksi kejadian islanding dan mengirimkan sinyal trip ke CB inverter dengan interval waktu yang berbeda-beda tergantung pada kondisi beban dan skema islanding yang dilakukan. Rentang waktu deteksi yang didapat yaitu dari 0,224 ms ( beban kapasitif skema under P ) hingga 9,9 ms ( beban induktif dengan skema under P ).
4.7 Validasi Teknik Anti-Islanding terhadap Kondisi Normal
Subbab ini bertujuan untuk menguji kehandalan algoritma wavelet dalam mengenalikeadaan normal dan bukan islanding. Pengujian keadaan normal dikategorikan menjadi tiga, yaitu perubahan daya inverter dan beban
4.7.1 Kondisi Normal dengan Perubahan Daya Inverter
Skema perubahan daya inverter terhadap waktu disajikan pada Tabel 4.14 dan Gambar 4.63
Tabel 4.14 Skema Perubahan Daya Inverter Waktu (detik)
77
Gambar 4.63 Daya, Tegangan, Arus, dan Hasil Transformasi Wavelet saat Terjadi Perubahan Daya Inverter
Dari Gambar 4.63 terlihat bahwa hasil transformasi wavelet dari tegangan PCC pada variasi daya inverter belum melewati titik threshold yang ditentukan (threshold=8). Hal ini membuat algoritma anti islanding tidak mengirimkan sinyal trip ke CB inverter Oleh karena itu algoritma deteksi ini dapat dikatakan valid dalam mengenali kondisi normal.
4.7.2 Kondisi Normal dengan Perubahan Beban
Skema perubahan beban terhadap waktu disajikan pada Tabel 4.14 dan Gambar 4.63
Tabel 4.15 Skema Perubahan Daya Inverter Waktu (detik)
Beban (watt) Kenaikan Beban Dari beban nominal (%)
Dari Ke-
0 0,5 1000 0
0,5 1 500 -50
1 1,5 1500 +50
1,5 2 1000 0
78
Gambar 4.64 Daya, Tegangan, Arus, dan Hasil Transformasi Wavelet saat Terjadi Perubahan Beban
Dari Gambar 4.64 terlihat bahwa hasil transformasi wavelet dari tegangan PCC pada variasi daya inverter maupun variasi beban belum melewati titik threshold yang ditentukan (threshold=8). Hal ini membuat algoritma anti islanding tidak mengirimkan sinyal trip ke CB inverter Oleh karena itu algoritma deteksi ini dapat dikatakan valid dalam mengenali kondisi normal.
79
BAB 5 KESIMPULAN
5.1 Kesimpulan
Kontrol arus inverter pada penelitian ini terbukti dapat mengontrol daya aktif dan daya reaktif output inverter secara terpisah serta dapat mengatasi permasalahan perubahan daya dari photovoltaic akibat perubahan iradiasi matahari.
Fenomena powermatch yaitu tegangan sebelum dan setelah islanding hampir identik, terjadi ketika daya PV sama dengan daya beban. Fenomena over voltage terjadi ketika daya aktif PV lebih dari daya aktif beban, sedangkan fenomena under voltage terjadi ketika daya aktif PV kurang dari daya beban.
Algoritma anti-islanding menggunakan transformasi wavelet telah terbukti dapat mengenali kondisi islanding pada berbagai tipe beban dan dengan berbagai kemungkinan keseimbangan dan ketidakseimbangan daya inverter dengan daya beban saat islanding terjadi. Waktu deteksi tercepat diperoleh saat beban kapasitif skema under P senilai 0,224 ms dan waktu deteksi terlama dibutuhkan pada beban induktif dengan skema under P yaitu 9,9 ms. Selain itu, algoritma yang dirancang terbukti tidak bekerja saat kondisi normal dengan skema perubahan daya PV ke grid dan perubahan beban.
5.2 Saran
Dalam upaya untuk memperbarui dan memperluas cakupan penelitian ke depan, penulis memberikan beberapa saran diantaranya menguji dan membandingkan keandalan metode transformasi wavelet dalam menangani masalah islanding pada karakteristik inverter yang berbeda, seperti voltage source inverter (VSI) atau impedance source inverter (ZSI). Karakteristik inverter yang beda dapat juga dipadukan dengan renewable resource yang lain seperti wind ataupun fuel cell.
Selain transformasi wavelet, metode untuk mendeteksi islanding juga dapat menggunakan transformasi sinyal lain seperti Hilbert Huang Transform.
Perpaduan antara pemrosesan sinyal dengan artificial intelligent patut untuk dicoba
80
dalam mengenali gangguan tidak hanya islanding, namun karakteristik gangguan lain yang didapat dari hubung singkat ataupun saluran terbuka.
Saran yang terakhir yang dapat penulis berikan adalah adalah implementasi metode deteksi islanding dengan singnal processing transformasi wavelet dapat ditanam pada chip mikrokontroller.
81
DAFTAR PUSTAKA
[1] K. N. E. Ku Ahmad, J. Selvaraj, and N. A. Rahim, “A review of the islanding detection methods in grid-connected PV inverters,” Renewable and Sustainable Energy Reviews, vol. 21, pp. 756–766, May 2013.
[2] S. Raza, H. Mokhlis, H. Arof, J. A. Laghari, and L. Wang, “Application of signal processing techniques for islanding detection of distributed generation in distribution network: A review,” Energy Conversion and Management, vol. 96, pp. 613–624, May 2015.
[3] H. Yatimi and E. Aroudam, “Mathematical Modeling and Simulation of Photovoltaic Power Source using Matlab/Simulink,” International Journal of Innovation and Applied Studies, vol. 16, no. 2, p. 322, 2016.
[4] J. A. Ramos-Hernanz et al., “Two photovoltaic cell simulation models in Matlab/Simulink,” International Journal on Technical and Physical Problems of Engineering (IJTPE), vol. 4, no. 1, pp. 45–51, 2012.
[5] S. Sumathi, L. Ashok Kumar, and P. Surekha, “Application of MATLAB/SIMULINK in Solar PV Systems,” in Solar PV and Wind Energy Conversion Systems: An Introduction to Theory, Modeling with MATLAB/SIMULINK, and the Role of Soft Computing Techniques, S.
Sumathi, L. Ashok Kumar, and P. Surekha, Eds. Cham: Springer International Publishing, 2015, pp. 59–143.
[6] “KC200GT High Efficiency Multicrystal Photovoltaic Module Datasheet Kyocera. [Online]. Available: http://www.kyocera.com.” .
[7] D. W. Hart, Power Electronics. McGraw-Hill, 2011.
[8] N. Vázquez and J. V. López, “11 - Inverters A2 - Rashid, Muhammad H.,”
in Power Electronics Handbook (Fourth Edition), Butterworth-Heinemann, 2018, pp. 289–338.
[9] “IEEE Standard for Interconnecting Distributed Resources with Electric Power Systems,” IEEE Std 1547-2003, pp. 1–28, Jul. 2003.
[10] C. Tran et al., Active and Reactive Power Controller for Single-Phase Grid-Connected Photovoltaic Systems. 2018.
[11] Sung-Il Jang and Kwang-Ho Kim, “An islanding detection method for distributed generations using voltage unbalance and total harmonic distortion of current,” IEEE Transactions on Power Delivery, vol. 19, no. 2, pp. 745–
752, Apr. 2004.
82
[12] G. A. Smith, P. A. Onions, and D. G. Infield, “Predicting islanding operation of grid connected PV inverters,” IEE Proceedings - Electric Power Applications, vol. 147, no. 1, pp. 1–6, Jan. 2000.
[13] Guo-Kiang Hung, Chih-Chang Chang, and Chern-Lin Chen, “Automatic phase-shift method for islanding detection of grid-connected photovoltaic inverters,” IEEE Transactions on Energy Conversion, vol. 18, no. 1, pp. 169–
173, Mar. 2003.
[14] H. K. Karegar and B. Sobhani, “Wavelet transform method for islanding detection of wind turbines,” Renewable Energy, vol. 38, no. 1, pp. 94–106, Feb. 2012.
[15] M. G. Villalva, J. R. Gazoli, and E. R. Filho, “Comprehensive Approach to Modeling and Simulation of Photovoltaic Arrays,” IEEE Transactions on Power Electronics, vol. 24, no. 5, pp. 1198–1208, May 2009.
[16] M. G. Villalva, J. R. Gazoli, and E. R. Filho, “Modeling and circuit-based simulation of photovoltaic arrays,” in 2009 Brazilian Power Electronics Conference, 2009, pp. 1244–1254.
[17] C. R. Bush and B. Wang, “A single-phase current source solar inverter with reduced-size DC link,” in 2009 IEEE Energy Conversion Congress and Exposition, 2009, pp. 54–59.
[18] A. Bier, “Three-phase grid-tied current-source inverter sizing and control for photovoltaic application,” in 2016 International Symposium on Power Electronics, Electrical Drives, Automation and Motion (SPEEDAM), 2016, pp. 878–883.
[19] S. Jayalath and M. Hanif, “CL-filter design for grid-connected CSI,” in 2015 IEEE 13th Brazilian Power Electronics Conference and 1st Southern Power Electronics Conference (COBEP/SPEC), 2015, pp. 1–6.
[20] M. Ebrahimi, S. A. Khajehoddin, and M. Karimi-Ghartemani, “Fast and Robust Single-Phase $DQ$ Current Controller for Smart Inverter Applications,” IEEE Transactions on Power Electronics, vol. 31, no. 5, pp.
3968–3976, May 2016.
83
LAMPIRAN
Blok Sistem
PLL, Switching, Dan Kontrol Arus DQ
84
Transformasi Clark-Park dan Perhitungan Instantanous Power
