PEMBUATAN LAYOUT
6.2 Cara Pembuatan Layout
Bagian ini menjelaskan cara menggambar Layout yang bersumber dari skema rangkaian Inverter. Untuk memudahkan cara merancang Layout dan cepat dalam pemahamannya, telah disiapkan bentuk Layout seperti dita-mpilkan pada gambar 6.6 untuk dijadikan panduan pada penjelasan berikut-nya.
Gambar 6.6: Layout Rangkaian Inverter
Sebelum memulai proses penggambaran layout, perlu diperhatikan ten-tang trik yang sangat membantu dalam proses pembuatan layout. Terdapat dua trik penting yaitu :
1. Selalu berhati-hati dalam memilih object yang tersedia di area kerja layout. Sangat penting untuk sering menghilangkan pemilihan yang aktif terhadap komponen layout. hal ini dapat dilakukan dengan penekanan tombol mouse kanan dan menekanUnselect, lalu menekan
All untuk menghilangkan pilihan saat itu jika dirasakan kesulitan dalam menentukan pilihan object. Selanjutnya dilakukan pilihan satu persatu.
2. Pengaturan kejelasan pandang komponen layout. Hal ini dilakukan dengan mengatur posisi zoom agar nyaman dan jelas dilihat dengan
6.2 Cara Pembuatan Layout 53
melakukanclick and drag secara diagonal menggunakan tombol tengah mouse atau dapat juga dilakukan dengan menekan menu View lalu memilih dan menekan Zoom selanjutnya menekanIn atau Out. Setelah persiapan diselesaikan dan windowIC Stationaktif, proses pem-buatan Layout dapat dilakukan dengan menggunakan beberapa langkah se-bagai berikut :
1. Pengaktifan lapisan layout. Hal ini dilakukan dengan menekan menu
Show LP untuk menampilkan berbagai lapisan-lapisan yang diper-lukan dalam perancangan Layout. Menu ini dapat dilihat pada gambar 6.7.
Gambar 6.7: Menu Show LP
2. Penyajian fasilitas menu pembuatan layout. Hal ini dilakukan den-gan menekan menuHIT-Kit Utilities lalu menekan AMS Devices. Menu ini tampak pada gambar 6.8.
Gambar 6.8: Menu AMS Devices
3. Penyediaan komponen layout PMOS. Hal ini dilakukan dengan menekan tombol MOS pada palette AMS Devices seperti ditun-jukkan pada gambar 6.9.
Pada window tersebut, Width diisi dengan0.4dan Length diisi dengan
0.35. Pada bagian Mos Transistor Types dipilih pmos4 sedangkan Sequence dibiarkan isinya seperti nilai asalnya. Pengisian ini tampak pada gambar 6.10.
Jika telah sesuai pengisiannya, dapat dilakukan penekanan tombolOK
54 PEMBUATAN LAYOUT
Gambar 6.9: Tombol MOS
Gambar 6.10: Pengisian Parameter MOS
menggerakkan kursor pada posisi area kerja dan menekan mouse kiri untuk menempatkannya sesuai dengan lokasinya.
4. Penyediaan komponen layout NMOS. Penyediaan komponen nmos4
dapat dilakukan dengan cara dan dengan nilai Width dan Length yang sama seperti pmos4. Kemudian menempatkan nmos4 dibawah pmos4. 5. PembuatanPOLY1yang menghubungkan POLY pmos4 (GATE) den-gan nmos4 (GATE). Hal ini dilakukan denden-gan menekan tombol mouse kanan pada wilayah kosong di area kerja Layout, menekan Add dan menekan Shape:. Menu ini diperlihatkan pada gambar 6.11. Kursor diposisikan pada POLY pmos4 (GATE) dan melakukanclick and drag untuk membentuk persegi panjang menuju POLY nmos4 (GATE) dan tertempel kepadanya.
6. Pembuatan MET1 dengan ukuran width 0.5 yang disediakan untuk
Inputdan menempelkannya ke POLY1 untuk kedua pmos4 dan nmos4. Pembuatan MET1 juga dilakukan untuk SOURCE pmos4 agar dap-at dihubungkan dengan VDD serta MET1 yang diperlukan DRAIN nmos4 untuk dihubungkan dengan Ground. Aturan lebar Metal dap-at dilihdap-at pada lampiran.
6.2 Cara Pembuatan Layout 55
Gambar 6.11: Menu Add Shape
7. Pembuatan MET1 yang menghubungkan METAL pmos4 (DRAIN) dengan METAL nmos4 (SOURCE). Hal ini dilakukan dengan metode
Path:. Cara ini dengan menekan mouse kanan di lokasi kosong pada area kerja Layout, menekanAdd, menekanPath: seperti pada gambar 6.11. Ketika window dialog muncul disisi bawah, dilakukan penekanan tombol Options... pada window ADD PATH. Window dialog ini tampak pada gambar refgbr-5-12.
Gambar 6.12: Pilihan Option pada ADD PATH
Untuk menempatkan MET1, dapat dilakukan dengan menekan MET1 pada bagian Choose one layer name dan mengisi 0.5 pada Width. Pilihan lain dibiarkan sesuai dengan nilai asalnya. Selanjutnya menekan tombol OK. Window pemilihan lapisan layout tampak pa-da gambar 6.13.
MET1 perlu diatur supaya terhubung dengan METAL pmos4 dan nmos4. Hal ini dapat dilakukan dengan menggunakan fungsi-fungsi
move, baik vertical, horizontal, relative, notch dan lain-lain agar berhasil dalam menghubungkannya. Fungsi-fungsi ini tampak pada gambar 6.14.
8. Pembuatan konektor yang menghubungkan POLY1 dengan MET1 yang digunakan untuk Input. Hal ini dilakukan dengan menekan menu
HIT-Kit Utilities lalu memilih dan menekan AMS Interconnect
seperti tampak pada gambar 6.8. Pada palette AMS Interconnect
56 PEMBUATAN LAYOUT
Gambar 6.13: Window Pemilihan Lapisan Layout
Gambar 6.14: Menu Edit
Gambar 6.15: Tombol GB-Path
Anda akan dihadapkan pada windowGB. Width diisi dengan 0.5dan tombol radio Contacts diaktifkan. Pilihan p1m1 pada Gb Types diaktifkan. Path Style dan Endstyle dibiarkan seperti nilai asalnya. Anda dapat melihat aturan pembuatan konektor pada lampiran. Jika sudah lengkap dapat dilakukan penekanan tombol OK. Pengisian ini tampak pada gambar 6.16.
Posisi kursor diatur dan dilakukan click and drag pada lokasi koneksi antara POLY1 dan MET1.
6.2 Cara Pembuatan Layout 57
Gambar 6.16: Pengisian pada Window GB-Path
dengan menekan simbol Save Cell seperti tampak pada gambar 6.17.
Gambar 6.17: Tombol Save Cell
10. Pengecekan Layout. Hasil disain ini dapat diterapkan dan diuji dengan pengecekan DRC. Hal ini dilakukan dengan menekan menu Checking
dan menekan DRC (ICrules). Menu ini tampak pada gambar 6.18.
Gambar 6.18: Menu DRC (ICrules)
Hasil pengecekan tampil pada window log di sisi bawah. Perlu diper-hatikan nilai/jumlah error yang dihasilkannya. Contohnya tampak pa-da gambar 6.19.
Gambar 6.19: Contoh Hasil Pengecekan DRC IC Rules
Pada contoh ini terlihat ada 23 error yang terjadi pada gambar layout yang sedang dikerjakan. Penjelasan detil tentang variasi jenis error
58 PEMBUATAN LAYOUT
11. Perbaikan layout akibat adanya error. Perbaikan Layout dilakukan satu persatu dengan menerapkan pengecekan berulang. Metode perbaikan ini menggunakan penekanan menu Checking dan DRC (ICrules)
serta penekanan First Error dan Next Error seperti menu pada gambar 6.18. Hasilnya tampak pada window log di sisi bawah. Per-baikan dapat dilakukan baik menggunakan caraAdd-Shape: maupun
Add-Path:. Perbaikan ini dilakukan bila ditemukan permasalahan er-ror yang tertulis pada pesan, seperti :
(a) Jika terdapat kategori pesan ”Warning” atau ”ERC Warning”, un-tuk sementara ini dibiarkan tanpa perbaikan dahulu. Hal ini akan dibahas pada buku seri Mentor Graphics berikutnya.
(b) Pesan NWELL HOT. Hal ini dibahas pada buku seri Mentor Graphics berikutnya.
(c) Pesan Minimum density of POLY1 area, untuk sementara ini dib-iarkan saja seperti apa adanya. Anda bisa mempelajarinya secara detil pada lampiran.
(d) Pesan Minimum PPLUS spacing diperbaiki dengan penambahan
PPLUS pada posisi yang ditunjukkan pada area kerja Layout. Aturan PPLUS ini dapat dilihat pada lampiran.
(e) Pesan Missing FIMP layer diperbaiki dengan penambahan FIMP
pada posisi yang ditunjukkan pada area kerja Layout. Aturan FIMP ini dapat dilihat pada lampiran.
(f) PesanMissing NLDD layerdiperbaiki dengan penambahanNLDD
pada posisi yang ditunjukkan pada area kerja Layout. Aturan NLDD ini dapat dilihat pada lampiran.
12. Pengaturan nama Pin masing-masing koneksi ke object luar agar da-pat ditampilkan di Layout. Hal ini dilakukan dengan menekan menu
Setup, memilih dan menekan IC.... Menu ini tampak pada gambar 6.20.
Anda akan dihadapkan pada window Setup IC. Tombol radio
Port/Pin Name Display harus diaktifkan pada posisi On. Jika telah dilaksanakan, selanjutnya dapat dilakukan penekanan tombol
OK. Window ini tampak pada gambar 6.21.
Penjelasan mengenai parameter lain pada window Setup IC akan dis-ajikan pada buku seri Mentor GraphicsT M berikutnya.
13. Pemberian nama setiap koneksi Port. Hal ini dilakukan dengan menekan tombol mouse kanan pada setiap MET1 untuk VDD,
In-6.2 Cara Pembuatan Layout 59
Gambar 6.20: Menu IC
Gambar 6.21: Pengisian Parameter Setup IC
put, Ground dan Output. Selanjutnya diberi nama dengan cara menekan MET1 pada bagian VDD dengan nama VVdd, bagian In-put dengan nama Input, bagian Ground dengan nama VVss, bagian Output dengan nama Output. Perlu dipastikan bahwa MET1 telah terpilih, lalu menekan tombol mouse kanan, menekan Add, menekan
60 PEMBUATAN LAYOUT
Tabel 6.1: Tabel Nama, Jenis dan Arah Port Port Connection Port Name Port Type Direction
Input Input Signal In
Vdd VVdd Power In
Ground VVss Power In
Output Output Signal Out
MET1 bagian VDD.
Gambar 6.22: Menu Make Port
Pada windowMake Port, Port Name diisi dengan VVdd, Port Type dipilihPower, Direction dipilih Inseperti tampak pada gambar 6.23.
Gambar 6.23: Pengisian Nama Port VDD
Sedangkan untuk MET1 yang lain perlu diselesaikan dan nilai Port Name, Port Type dan Direction sesuai dengan kepentingan port yang bersangkutan. Agar lebih jelas pemahamannya, berikut ini dis-ajikan nilai parameter masing-masing Port tersebut ke dalam tabel 6.1. 14. Penyimpanan hasil kerja. Penyimpanan hasil disain layout perlu segera
6.3 Latihan 61
dilakukan dengan menekan simbolSave Cellseperti terlihat pada gam-bar 6.17.
6.3 Latihan
Agar pemahaman di dalam pembuatan layout pada Mentor GraphicsT M lebih mendalam, serta peningkatan ketrampilan dalam penggunaannya, berikut ini disediakan soal-soal untuk digunakan sebagai latihan. Anda bisa mengerjakan soal-soal berikut menggunakan panduan waktu yang disediakan. Soal-soal ini sebagai berikut :
2 Menit : Apakah layout itu ?
2 Menit : Apakah nama window yang digunakan untuk membuat layout ?
3 Menit : Berapakah jenis lapisan CMOS yang ada pada teknologi AMS C35B4 ?
10 Menit : Sebutkan fungsi-fungsi tombol tengah (wheel-scroll) pada mouse ketika dilakukan click and drag ?
5 Menit : Berapa ukuran minimal yang diperbolehkan untuk membuat MET1 pada teknologi AMS C35B4 ?
3 Menit : Apakah komponen layout yang diperlukan untuk menghubungkan antara POLY1 dan MET1 ?
2 Menit : Bagaimana cara melakukan pengecekan sekaligus penyimpanan terhadap layout yang sedang dibuat ?
3 Menit : Bagaimana cara menampilkan nama port pada METAL yang dibuat untuk layout ?
5 Menit : Mengapa port Vdd dan port Ground pada layout inverter mem-punyai arah (direction) IN ?
45 Menit : Buatlah layout untuk skema rangkaian NAND 2 masukan dan NOR 2 masukan. Lakukan juga pengecekan terhadap kedua layout tersebut agar tidak ada kesalahan.