BAB II DASAR TEORI
2.4. Pengujian Sindrom
Setelah data sampai di pendeteksi galat, dengan melihat bit data dan bit paritas yang ada, maka akan dibangkitkan suatu kode (sindrom) yang akan menunjukkan dan mengoreksi letak bit yang mengalami galat pada saat pengiriman. Selanjutnya dengan melihat sindrom yang ada, galat akan diperbaiki oleh rangkaian pengoreksi.
Jika r = r1,r2,….,rn adalah vektor sandi yang diterima, yang merupakan hasil dari pengiriman U = u1,u2,….,uk, maka r dapat ditulis sebagai berikut :
r = U + e....………...……….(2.12) dengan e = vektor galat yang terjadi pada kanal yaitu e = e1,e2,…,ek. Pengujian sindrom i didapat dari persamaan :
S = rHT…....………...………(2.13) Sindrom adalah hasil uji paritas yang dilakukan pada r untuk menentukan apakah r merupakan anggota himpunan kata sandi yang benar. Jika r adalah anggota himpunan kata sandi, maka S akan sama dengan 0. Jika r mengandung galat yang dapat terditeksi, maka S mempunyai elemen bernilai tidak nol yang dapat menandai adanya pola galat tertentu.
Substitusi persamaan (2.12) dan (2.13), menghasilkan sindrom r yang dapat dituliskan sebagai berikut :
S = (U + e)HT
=UHT + eHT ……….……….(2.14) karena UHT = 0 untuk semua himpunan kata sandi, maka :
S = eHT ...………...……(2.15) Pengujian sindrom yang dilakukan dari persamaan (2.12) sampai (2.15), yang dilakukan pada vektor sandi yang terkena galat, maupun pada pola galat itu sendiri menghasilkan sindrom yang sama. Dalam matrik uji paritas terdapat dua hal yang penting adalah :
1. Tidak ada kolom H yang semua elemennya bernilai nol, atau galat yang terjadi pada posisi vektor sandi yang bersesuaian tidak akan memberikan efek pada sindrom dan tidak dapat terdeteksi.
2. Semua kolom H harus unik. Jika ada dua kolom yang sama, maka galat pada dua posisi vektor sandi yang bersesuaian tidak dapat dibedakan.
2.5. Register
Dua karakteristik dari sebuah register adalah register geser merupakan memori sementara, dan register geser mampu menggeser angka kekiri maupun kekanan. Karakteristik penggeseran dan memori menyebabkan register geser sangat berguna dalam kebanyakan sistem elektroika digital. Regiter geser disusun dengan menggunakan rangkaian flip-flop. Karakteristik memori yang dimiliki flip-flop ini memberikan manfaat yang besar dalam registergeser.
Register geser digunakan untuk menyimpan sementara antar unit pengelola data dan penyandi, serta dapat digunakan dalam hal lain dalam suatu sistem digital. Salah satu karakteristik register geser, adalah bagaimana data dimuat ke dan dibaca dari unit-unit penyimpanannya. Empat kategori register geser adalah :
1. Serial In- Serial Out 2. Serial In- Paralel Out 3. Paralel In- Serial Out 4. Paralel In- Paralel Out
2.5.1. Register Geser Paralel In Serial Out (PISO)
Pada register ini data dimasukkan secara paralel dan data keluaran dikeluarkan secara seri. Data pada D0 pada gambar 2.2 akan dimasukkan langsung kedalam D-FF A, tetapi data D1, D2, dan D3 menunggu keluaran dari D-FF sebelumnya. Seperti pada data D1, data yang masuk akan di AND-kan terlebih dahulu dengan data load yang di NOT-kan, kemudian data load yang tidak di NOT-kan akan di AND-kan dengan data keluaran D0, setelah melalui gerbang AND, data akan dimasukkan ke gerbang OR, keluaran dari gerbang OR ini akan menjadi masukan pada D-FF B. Dan begitu seterusnya sampai dengan data yang diinginkan.
Jika terdapat data yang akan menjadi masukan, maka jumlah detak yang dibutuhkan sebanyak 4 detak. Load akan bernilai “1” bila berhubungan dengan Vcc, dan akan bernilai “0” jika dihubungkan dengan GND (ground). Gambar 2.2 adalah rangkaian register PISO 4 bit.
D CLK Q Q CL D CLK Q Q CL D CLK Q Q CL D CLK Q Q CL load Serial out Clear Clock D D D D 0 1 2 3 D C B A
Gambar 2.2 Register Geser PISO 4 bit
2.5.2. Register Geser Serial In Serial Out (SISO)
Register geser SISO diperlihatkan pada gambar 2.3 dengan data MSB dimasukkan terlebih dahulu. Saat pulsa clock pertama tiba, flip flop A akan terisi data MSB. Ketika pulsa clock kedua tiba, flip flop B akan terisi data flip flop A, dan flip flop A akan terisi oleh data masukan berikutnya. Ketika pulsa clock ketiga tiba, flip flop C akan terisi oleh data flip flop B, flip flop B akan terisi oleh data flip flop A, dan flip flop A akan terisi oleh data masukan berikutnya. Ketika pulsa clock keempat
tiba, flip flop D akan terisi data pada flip flop C, flip flop C akan terisi data flip flop B, flip flop B akan terisi data flip flop A, dan flip flop A akan terisi data
Jadi, jika data input 4 bit, maka pulsa clock yang dibutuhkan adalah 4 kali. Sedangkan clear berfungsi untuk me-reset data pada setiap flip flop. Clear akan bekerja jika berlogika 1.
Clear Data input Clock Serial out D CLK Q Q CL D CLK Q Q CL D CLK Q Q CL D CLK Q Q CL A B C D
Gambar 2.3 Register geser SISO 4 bit
2.5.3. Register Geser Serial In Paralel Out (SIPO)
Register geser SIPO diperlihatkan pada gambar 2.4 dengan data MSB dimasukkan terlebih dahulu. Saat pulsa clock pertama tiba, flip flop A akan terisi data MSB dengan keluaran QA. Ketika pulsa clock kedua tiba, flip flop B akan terisi data flip flop A, dan flip flop A akan terisi oleh data masukan berikutnya dengan keluarannya adalah QB. Ketika pulsa clock ketiga tiba, flip flop C akan terisi oleh data flip flop B, flip flop B akan terisi oleh data flip flop A, dan flip flop A akan terisi oleh data masukan berikutnya dan keluarannya adalah QC. Dan ketika pulsa clock
keempat tiba, flip flop D akan terisi data pada flip flop C, flip flop C akan terisi data flip flop B, flip flop B akan terisi data flip flop A, dan flip flop A akan terisi data masukan berikutnya dan keluarannya adalah QD.
Jadi jika input 4 bit, maka pulsa clock yang dibutuhkan adalah 4 kali. Sedangkan clear berfungsi untuk me-reset data pada setiap flip flop. Clear akan bekerja jika berlogika 1.
D CLK Q CL D CLK Q CL D CLK Q CL D CLK Q CL Data input QA QB QC QD Clok Clear
Gambar 2.4 Register geser SIPO 4 bit
