Multibus I and II Suatu bus untuk desain fleksibel sistem komputer, dirancang oleh Intel
PUSAT PENDIDIKAN DAN PELATIHAN PENGUBAH ANALOG KE DIGITAL
6. PENGUBAH ANALOG KE DIGITAL
6.1.5 Slope (integrating) ADC
6.1.5 Slope (integrating) ADC
Sejauh ini, kita telah mampu menghindari sejumlah komponen dalam pengubah flash dengan menggunakan sebuah DAC sebagai bagian dari rangkaian ADC; namun bukan hanya ini pilihannya. Mungkin juga tidak menggunakan DAC jika kita mengganti suatu rangkaian naik perlahan (ramping) analog dan satu penghitung digital dengan pewaktuan yang teliti.
Inilah pemikiran dasar pengubah ADC yang disebut single-slope atau integrating ADC. Pengganti penggunaan DAC dengan keluaran perlahan, digunakan suatu rangkaian op-amp
PT. PLN (PERSERO)
PUSAT PENDIDIKAN DAN PELATIHAN PENGUBAH ANALOG KE DIGITAL
yang disebut integrator utuk membangkitkan bentuk gelombang gigi gergaji yang selanjutnya dibandingkan terhadap masukan analog oleh sebuah pembanding (comparator). Waktu yang diperlukan gelombang gigi gergaji untuk melebihi nilai tegangan sinyal masukan diukur dengan menggunakan denyut clock penghitung digital dengan gelombang segi empat berfrekuensi teliti (biasanya dari osilator kristal). Skema dasarnya terlihat pada gambar berikut.
Skema transistor pelepas kapasitor (capacitor-discharging transistor) IGFET yang ditunjukkan disini adalah satu bit yang sangat disederhanakan. Sebenarnya, suatu rangkaian penahan (latching) yang teratur dengan sinyal clock biasanya harus dihubungkan ke gerbang IGFET untuk menjamin pembuangan sempurna muatan kapasitor ketika keluaran kapasitor tinggi. Ide dasarnya cukup jelas pada diagram diatas. Ketika keluaran pembanding rendah (tegangan masuk lebih besar daripada keluaran integrator), maka integrator diijinkan mengisi kapasitor secara linear. Sedangkan penghitung sedang menghitung naik dengan laju yang ditentukan oleh frekuensi clock yang teliti. Waktu yang dibutuhkan kapasitor untuk mengisi hingga ke tegangan yang sam dengan masukan input tergantung pada nilai sinyal masukan dan gabungan dari -Vref, R, and C. Ketika kapasitor mencapai tegangan tersebut, keluaran pembanding akan tinggi, memindahkan keluaran penghitung ke pencatat geser sebagai keluaran akhir. IGFET tersulut "on" oleh keluaran pembanding yang tinggi, melepas kembali muatan kapasitor ke nol volt. Bila tegangan keluaran integrator jatuh hingga nol, keluaran pembanding berpindah kembali ke keadaan rendah, menghapus penghitung dan memungkinkan integrator untuk menaikkan lagi tegangan perlahan-lahan.
Rangkaian ADC ini berprilaku sangat mirip dengan digital ramp ADC, bedanya, tegangan acuan pembanding adalah bentuk gelombang gigi gergaji, bukan bentuk anak tangga.
Single-slope ADC mengalami semua kekurangan digital ramp ADC, ditambah kekurangan calibration drift (penyimpangan kalibrasi). Persesuaian akurat keluaran ADC ini dengan masukannya adalah tergantung pada laju tegangan integrator yang akan dicocokkan dengan laju hitungan dari penghitung (frekuensi clock). Dengan digital ramp ADC, frekuensi clock tidak berpengaruh pada ketelitian pengkonversian, hanya tergantung pada pembaruan waktu (update time). Pada rangkaian ini, karena laju integrasi dan laju hitung tidak saling terkait satu samalian,
PT. PLN (PERSERO)
PUSAT PENDIDIKAN DAN PELATIHAN PENGUBAH ANALOG KE DIGITAL
variasi antara keduanya pasti terjadi karena waktu berjalan, dan akibatnya kehilangan ketelitian. Keuntungan rangkaian ini adalah tidak menggunakan DAC, yang mengurangi kerumitan rangkaiannya.
Untuk mengatasi dilemma penyimpangan kalibrasi, ditemukan variasi rancangan yang disebut pengubah dual-slope ADC. Pada ADC ini, rangkaian integrator dijalankan positif and negatif dengan siklus bergantian untuk perlahan-lahan turun dan kemudian naik; bukan direset ke 0 volt pada akhir setiap siklus. Pada satu arah perubahan perlahan-lahan (ramping), integrator dijalankan oleh sinyal masukan analog positif (menghasilkan laju variasi tegangan keluar berubah negatif, atau kemiringan keluaran negatif) untuk jangka waktu tertentu, sebagai terukur oleh penghitung dengan clock berfrekuensi teliti. Kemudian, pada arah lainnya, dengan tegangan acuan tetap (menghasilkan perubahan laju tetap tegangan keluaran) dengan waktu yang terukur oleh penghitung yang sama.
Penghitung berhenti menghitung jika keluaran integrator mencapai tegangan yang sama seperti ketika memulai bagian waktu tetap dari siklus. Rentang waktu yang diperlukan kapasitor integrator untuk melepas kembali tegangan keluaran aslinya, seperti terukur dengan bertambah besarnya oleh penghitung, menjadi keluaran digital rangkaian ADC.
Metoda dual-slope bisa dianalogikan sebagai pegas berputar seperti yang digunakan pada mekanisma clock mekanik, bayangkan membuat mekanisma untuk mengukur kecepatan putaran poros; maka, putaran poros adalah sinyal masukan yang akan diukur. Siklus pengukuran mulai dengan pegas dalam keadaan lepas (relax). Pegas kemudian diputar atau gulung naik oleh poros yang berputar (sinyal masukan) untuk rentang waktu tertenu. Hal ini akan menempatkan pegas pada suatu tegangan tertentu sebanding dengan kecepatan putar poros; makin besar putaran poros semakin cepat laju gulungan (winding), dan semakin besar jumlah teganganpegas yang terkumpul pada rentang waktu tersebut. Kemudian, pegas dilepas dari poros dan dibiarkan untuk melepas gulungan (unwind) dengan laju tertentu, waktu untuk kembali ke keadaan bebas (relax) diukur dengan pewaktu (timer). Jumlah (rentang) waktu yang diperlukan pegas untuk bebas dengan laju tertentukan tersebut akan sebanding dengan
PT. PLN (PERSERO)
PUSAT PENDIDIKAN DAN PELATIHAN PENGUBAH ANALOG KE DIGITAL
kecepatan ketika pegas digulung (besarnya sinyal masukan) selama bagian waktu tertentu dari siklus.
Teknik pengkonversian analog ke digital ini terbebas dari persoalan penyimpangan kalibrasi (calibration drift) pada single-slopr ADC, karena "gain" dari kedua integrator dan laju kecepatan penghitung berpengaruh selama bagian siklus penggulungan dan melepas gulungan ("winding" and "unwinding").
Jika kecepatan clock penghitung tiba-tiba naik, akan memperpendek perioda waktu yang telah ditentukan dimana integrator menggulung naik ("winds up") mengakibatkan semakin berkurangnya tegangan yang terakumulasi oleh integrator, tetapi juga berarti akan menghitung lebih cepat selama waktu ketika integrator diijinkan untuk melepas ("unwind") pada laju tertentu. Bagian dimana penghitung menghitung lebih cepat akan sama dengan bagian ketika tegangan terakumulasi integrator yang dikurangkan dari sebelum perubahan kecepatan clock. Sehingga, kesalahan (error) kecepatan clock akan terhapus sendiri dan keluaran digital akan tepat sama dengan yang seharusnya.
Keuntungan penting lainnya dari metoda ini adalah bahwa sinyal masukan menjadi disama-ratakan dengan ketika menjalankan (drive) integrator selama bagian tertentu dari siklus. Setiap perubahan sinyal analog selama perioda waktu tersebut memiliki efek kumulatif pada keluran digital diakhir siklus itu.
Strategi ADC lainnya hanyalah menangkap ("capture") nilai sinyal analog pada satu titik waktu setiap siklus. Jika sinyal analog sangat ramai ("noisy") berisi gejolak tegangan palsu yangb besar, salah satu teknologi pengubah ADC yang lain adakalanya bisa mengubah gejolak karena ADC tersebut menangkap sinyal berulang-ulangpada satu titik waktu. Sebaliknya, ADC dual-slope menyama-ratakan semua gejolak dalam perioda integrasi, sehingga merupakan suatu keluaran dengan kekebalan gejolak yang lebih besar. Dual-slope ADC digunakan pada pemakaian yang memerlukan ketelitian tinggi.