JFET (Junction Field Effect Transistor)

(1)

JFET (Junction Field Effect Transistor)

Struktur JFET

n

Perhatikan (unutk kanal n) bahwa terdapat struktur pn junction antara Gate (G) dengan Source(S), dan ada satu jalur arus yang melewati semikonduktor ekstrinsik tipe n. (Ingat bahwa semikonduktor ekstrinsik lebih mempunyai sifat mendekati konduktor yang mempunyai sifat resistif)

JFET memanfaatkan adanya efek medan yang muncul pada junction (sambungan) p-n. Sebagaimana dijelaskan pada saat materi dioda, pemberian tegangan pada pn junction akan mengakibatkan perubahan daerah deplesi (daerah yang mempunyai sedikit muatan bebas). Pada saat bias forward (p lebih positif daripada n), arus dapat dengan mudah melewati junction. Akan tetapi pada saat bias reverse(p lebih negatif dari n), hampir tidak ada arus yang dapat melewati junction, akibat semakin lebarnya daerah deplesi. Pada saat reverse bias, semakin negatif tegangan yang diberikan antara p dengan n, semakin lebar pula daerah deplesi. Perubahan daerah deplesi inilah yang dimanfaatkan pada JFET. Perhatikan urutan gambar-gambar berikut:

n

Arus IDS mengalir maksimal

n

(2)

n

n-JFET saat GS diberi tegangan reverse (VGS<0)

Terjadi pelebaran daerah depelesi di sekitar junction.

Arus IDS terhambat, sehingga arus yang mengalir tidak dapat maksimal

n

n-JFET saat GS diberi tegangan reverse (VGS3<VGS2 <VGS1<0)

Semakin lebar daerah deplesinya, arus semakin sulit lewat.

Pada VGS tertentu, arus yang lewat adalah nol. VGS pada kondisi ini desibut VGS(OFF) atau VP.

(3)

Hubungan antara arus IDS dan tegangan VGS memenuhi suatu persamaan 𝐼𝐷𝑆=𝐼𝐷𝑆𝑆 1−𝑉𝐺𝑆

𝑉𝑃 2

IDS= arus dari Drain ke Sourve

VGS=tegangan antara Gate dan Source

IDSS= arus maksimum dari Drain ke Source (suatu konstanta)

VP= tegangan yang mengakibatkan arus IDS menjadi nol (suatu konstanta)

Arus Gate-Source (I

GS

)

Bias tegangan apakah yang diberikan pada junction Gate-Source yang dapat mengatur arus IDS?

reverse bias.

Bagaimana arus yang lewat junction ketika kondisi reverse bias?

Arus pada saat reverse bias adalah nol.

Sehingga arus IG pada JFET adalah nol

Karakteristik I

_DS

-- V

_GS

n-JFET

I_DSS

V_P

I_DS

V_GS

I

_G

=0

𝐼

𝐷𝑆

=

𝐼

𝐷𝑆𝑆

1 −

𝑉

_𝑉

𝐺𝑆 𝑃

2

(4)

Struktur MOS (Metal Oxide

Semiconductor)

Struktur MOS membentuk suatu lapisan metal (konduktor), oksida (isolator), dan semikonduktor, sebagaimana ditunjukkan gambar berikut:

S_EMICONDUCTOR

O _{X I D E} M _{E T A L}

Struktur MOS

p

M

O

S

+ + + + + + + + + + + +

-Suatu MOS ketika diberikan suatu tegangan antara metal dengan semikonduktornya. Perhatikan adanya muatan yang mungkin terkumpul di bawah lapisan oksida ketika pada metal terdapat

muatan! Mengapa bisa terjadi?

Apa pembawa muatan mayoritas pada semikonduktor tipe p? hole Apa yang terkumpul pada lapisan di bawah oksida pada gambar di atas? elektron

(5)

MOSFET (Metal Oxide Semiconductor

Field Effect Transistor)

Struktur MOSFET

p

n n

n+

Drain (D) Source

(S) Gate (G)

Lapisan tipis tipe n, dibuat pada saat fabrikasi

n-MOSFET Depletion

Pada n-MOSFET depletion, sudah dibuatkan suatu lapisan tipe n (berlawanan dengan tipe semikonduktornya) dibawah lapisan oksida. Sehingga terdapat suatu jalur dengan type sama antara Drain dan Source. Jalur ini selanjutnya disebut channel. Pemberian tegangan VGS nantinya akan dapat

mempengaruhi keberadaan channel ini, dari channel yang lebar menjadi channel yang sempit bahkan hilang.

p

n n

Drain (D) Source

(S) Gate (G)

n-MOSFET Enhancement

Pada n-MOSFET Enhancement, pembentukan channel akan terjadi saat VGS diberi tegangan (terjadi

(6)

Pengaruh Pemberian Tegangan pada

MOSFET

Arus yang pada MOSFET

Arus ke Gate (I

G

)

Perhatikan bahwa antara gate dengan lapisan lainnya dibatasi oleh silikon yang merupakan isolator yang sangat baik, sehingga arus yang dapat menembus (melewati) gate adalah nol.

Arus Drain Source (I

DS

)

n-MOSFET Depletion.

Prinsip kerja n-MOSFET Depletion sangat mirip dengan JFET, yaitu pemberian tegangan negatif antara Gate dan source dapat mengurangi lebar channel. Persamaan arus yang berlaku adalah sama yaitu

𝐼𝐷𝑆=𝐼𝐷𝑆𝑆 1−𝑉𝐺𝑆

𝑉𝑃 2

IDS= arus dari Drain ke Source

IDSS= arus maksimum dari Drain ke Source (Konstanta)

VP= tegangan yang mengakibatkan arus IDS menjadi nol (konstanta)

n-MOSFET Enhancement

Prinsip kerja n-MOSFET Enhancement berbeda dengan kedua tipe FET sebelumnya. Pemberian tegangan VGS dimaksudkan untuk menambahkan adanya suatu channel dibawah lapisan oksida sehingga nantinya terdapat jalur arus dari Drain menuju Source.

𝐼𝐷𝑆=𝐾 𝑉𝐺𝑆− 𝑉𝑇 2 IDS= arus dari Drain ke Source

K= Konstantan MOSFET (Ampere/Volt2)

VT= tegangan VGS yang mengakibatkan arus IDS menjadi nol. Konstanta.

𝐼

𝐷𝑆

=

𝐼

𝐷𝑆𝑆

1 −

𝑉

_𝑉

𝐺𝑆 𝑃

2

(7)

Simbol-simbol FET

JFET

D

G

S

JFET kanal N

D

G

S

JFET kanal P

D-MOSFET

D

G

S

Bulk (Semikonduktor)

D-MOSFET kanal N

D-MOSFET kanal P

E-MOSFET

D

G

S

E-MOSFET kanal N

D

G

S

E-MOSFET kanal P

Perhatikan bahwa simbol-simbol FET sangat mirip dengan struktur-struktur FET! Setuju?

(8)

Pemberian Tegangan Bias pada JFET

(Rangkaian dengan FET)

Pada JFET kanal n, untuk membuat JFET aktif (arus dapat dikontrol oleh VGS) tegangan pada Drain lebih positif dibandingkan tegangan pada Source. Drain terhubung dengan VDD sedangkan Source terhubung dengan VSS atau Ground.

Voltage Source Biasing

1k RD

Vp= -4V

IDSS =12 mA

VGS=-2V

D G

S

(1) Diketahui suatu rangkaian yang menggunakan JFET n-channel dengan IDSS=12mA dan VP=-4V seperti ditunjukkan gambar di atas. Antara VDD dengan Drain terdapat RD= 1k ohm

Berapakah arus IDS dan tegangan VDS yang terjadi? Jawab:

Sesuai dengan persamaan arus pada JFET n-channel bahwa :

𝐼

𝐷𝑆

=

𝐼

𝐷𝑆𝑆

1 −

𝑉

_𝑉

𝐺𝑆 𝑃

2

Maka

𝐼

𝐷𝑆

= 12

𝑚𝐴

1 −

−

2 𝑉

−

4

2

𝐼

𝐷𝑆

= 12

𝑚𝐴

1 −

1

2

= 12

𝑚𝐴

𝑥

1

4 = 3

𝑚𝐴

Loop tegangan yang dibentuk oleh VDD, RD, FET, dan Ground mempunyai persamaan:

𝑉𝐷𝐷 =𝐼𝐷𝑅𝐷+𝑉𝐷𝑆 sehingga

10𝑉 = 3𝑚𝐴𝑥 100𝑘Ω+𝑉_𝐷𝑆

Diperoleh

(9)

Self Bias Dengan R

S

R

D

1k

R

S

1,5k

V

DD

= +10V

R

G

1M

V

p

= -4V

I

DSS

= 8 mA

IDS

IG

D

G

S

IDS

(2) Diketahui suatu rangkaian yang menggunakan JFET n-channel dengan IDSS=8mA VP=-4V

seperti ditunjukkan gambar di atas. Berapakah arus IDS dan tegangan VDS yang terjadi?

Jawab:

Persamaan arus yang terjadi pada JFET adalah

𝐼

𝐷𝑆

=

𝐼

𝐷𝑆𝑆

1 −

𝑉_𝑉𝐺𝑆_𝑃

2

……… (i)

Arus IG pada JFET adalah 0 A (Mengapa? Jika tidak bisa menjawab berarti halaman

sebelumnya ada yang terlewat membacanya).

VG=-IG RG = 0V (Mengapa?)

Sementara itu, VGS=VG-VS (Mengapa? Saudara pasti tahu)

Diperoleh VS=-VGS ……… (ii)

Arus IDS mengalir pada RS dan RD.

VS=IDS RS Subtitusi Vs dengan (ii) diperoleh

-VGS=IDS RS

𝐼𝐷𝑆 =−𝑉𝐺𝑆

(10)

Diperoleh dua persamaan IDS dari (i) dan (ii), kita dapat mencari nilai VGS dari sini. Diperoleh:

−𝑉𝐺𝑆

(Hitunglah sendiri secara rinci, it’s about “persamaan kuadrat”)

Karena rentang kerja arus IDS dapat mengalir jika VGS berada diantara

VP dan 0V maka VGS yang mungkin adalah

VGS=-2.26

Dengan demikian

𝐼𝐷𝑆 =−𝑉_𝑅𝐺𝑆_𝑆 =−−_1.52.26_𝑘Ω𝑉 = 1.5𝑚𝐴

VDS dapat dicari dengan menyelesaikan persamaan loop yang terbentuk dari VDD, RD, DS, RS, dan Ground

(11)

Bias Pembagi Tegangan

RD

1k

RS

1,5k

VDD = +15V

RG2

100k

Vp= -4V

IDSS =8 mA

RG1

200k

IDS

IG

IDS

D

G

S

(3) Carilah IDS dan VDS untuk rangkaian di atas!

Jawab:

Persamaan arus yang terjadi pada JFET adalah

𝐼

𝐷𝑆

=

𝐼

𝐷𝑆𝑆

1 −

𝑉_𝑉𝐺𝑆

𝑃 2

……… (i)

Arus IG pada JFET adalah 0 A.

VG=

𝑉𝐷𝐷

𝑅𝐺1+𝑅𝐺2𝑅𝐺2

(Mengapa? Karena IG=0 maka arus yang melewati RG1 dan

RG2 adalah sama, sehingga …… silahkan dilanjutkan)

VG= 5V

Sementara itu, VGS=VG-VS (Mengapa? Saudara pasti tahu)

Diperoleh VS=5V-VGS ……… (ii)

Arus IDS mengalir pada RS dan RD.

VS=IDS RS Subtitusi Vs dengan (ii) diperoleh

5V-VGS=IDS RS

𝐼𝐷𝑆 =5𝑉−𝑉𝐺𝑆

(12)

Diperoleh dua persamaan IDS dari (i) dan (ii), kita dapat mencari nilai VGS dari sini. Diperoleh:

5−𝑉_𝐺𝑆

(Hitunglah sendiri secara rinci, it’s about “persamaan kuadrat”)

Karena rentang kerja arus IDS dapat mengalir jika VGS berada diantara

VP dan 0V maka VGS yang mungkin adalah

VGS=-1.1V

Dengan demikian

𝐼𝐷𝑆 =5−𝑉𝐺𝑆

𝑅𝑆 =

5−(−1.1𝑉)

1.5𝑘Ω = 4.07𝑚𝐴

VDS dapat dicari dengan menyelesaikan persamaan loop yang terbentuk dari VDD, RD, DS, RS, dan Ground

(13)

Tugas:

1. Ulangi contoh-contoh di atas dengan tulisan tangan saudara.

2. Ulangi contoh (1) dengan VDD=12 V, VGS=-2V, VP=-3V, IDSS= 6mA, RD=1kΩ

3. Ulangi contoh (2) dengan VDD=22 V, RG=1MΩ, VP=-2.5V, IDSS= 6mA, RD=1kΩ, RS=1.5kΩ

4. Ulangi contoh (3) dengan VDD=21 V, RG1=500kΩ, RG2=1MΩ,VP=-3V, IDSS= 9mA, RD=1kΩ, RS=1.5kΩ

5. Diketahui rangkain JFET bias pembagi tegangan. JFET yang digunakan adalah mempunyai IDSS=9mA dan VP=-3V. VDD yang digunakan adalah 15V dan RG2yang terpasang adalah 100kΩ.

Berapakah RG1, RS, RD yang harus dipasang agar diperoleh VG=5V, IDS=4mA, dan VD=11V?

6. Diketahui Rangkain Self Bias JFET dengan menggunakan VDD 22V. JFET yang digunakan mempunyai karakteristik VP=-2.5V dan IDSS=6mA. Pada rangkaian juga sudah terpasang

RG=1MΩ. Jika diinginkan IDS=5mA dan VDS=15, berapakah nilai RD dan RS yang harus

dipasang?

Kumpulkan langsung tugas pada hari Senin, 13 Desember 2010, antara jam 10 s.d 14.00 (kecuali yang sedang kuliah penuh pada jam tersebut silahkan konfirmasi langsung dengan saya). Saya tunggu di ruangan saya di depan Lab. Infomatika dan Komputer. Tugas ini harus dikumpulkan sendiri, karena sekaligus akan dilakukan evaluasi untuk masing-masing mahasiswa. Pertanyaan dapat dilakukan lewat sms atau email.