ARSITEKTUR MIKROPROSESSOR

(1)

(2)

PENDAHULUAN

 SEJAK INTEL PERTAMA KALI MENGELUARKAN

MIKROPROSESSOR 4004 TAHUN 1970 DIKENAL ADA 2 JENIS ARSITEKTUR.

 TAHUN 1944 HOWARD AIKEN DARI HARVARD UNIVERSITY

BEKERJA SAMA DENGAN ENGINEER IBM  MEMBUAT MESIN ELECTROMECHANICAL MENGGUNAKAN TABUNG DAN RELAY

_{YANG DIKENAL SEBAGAI KOMPUTER PERTAMA DI DUNIA}

 MESIN BUATANNYA DIBERI NAMA HARVARD MARK I

 TAHUN 1941 KONRAD ZUSE DARI JERMAN  MESIN YANG

DAPAT DI PROGRAM DAN BEKERJA DENGAN SISTEM BINER

 HARVARD MARK I  MESIN KALKULATOR YANG

(3)

 TAHUN 1939 ALAN TURING  AHLI MATEMATIKA

INGGRIS MENGEMUKAKAN KONSEP MESIN UNIVERSAL

 TAHUN 1945 Dr. JOHN VON NEUMANN  AHLI

MATEMATIKA MEMBUAT TULISAN MENGENAI

KONSEP KOMPUTER YANG MENGGUNAKAN TEMPAT PENYIMPANAN INSTRUKSI DAN DATA PADA MEMORI.

 SAMPAI SEKARANG DIKENAL 2 JENIS ARSITEKTUR

MIKROPROSESSOR YAITU HARVARD DAN VON NEUMANN

(4)

ARSITEKTUR VON NEUMANN

 MENEMPATKAN ROM DAN RAM DALAM

PETA MEMORI YANG SAMA

 MEMILIKI ADDRESS DAN DATA BUS

TUNGGAL

 KELUARGA 68HC05 DAN 68HC11

 TIDAK MEMBEDAKAN PROGRAM DAN

DATA

 TIDAK MEMERLUKAN CONTROL BUS

TAMBAHAN (I/O KHUSUS UNTUK MEMBEDAKAN PROGRAM DAN DATA

(5)

KEUNTUNGAN

 FLEKSIBLE PADA PENGALAMATAN PROGRAM DAN

DATA

 PROGRAM DI SIMPAN PADA ROM DAN DATA SELALU

DI SIMPAN PADA RAM

 PROSESSOR MEMUNGKINKAN UNTUK

MENJALANKAN PROGRAM YANG ADA DALAM RAM (PADA SAAT POWER ON, PROGRAM INISIALISASI)

 DATA DAPAT DISIMPAN PADA ROM (LOOK UP TABLE)  DAPAT DENGAN MUDAH MENAMBAHKAN

PERIPHERAL LAIN (ADC, PWM, EEPROM DAN DEVICE LAIN)

(6)

KELEMAHAN

 KELEMAHAN TERDAPAT PADA BUS TUNGGAL

 INSTRUKSI UNTUK MENGAKSES PROGRAM DAN

DATA HARUS DIJALAN SECARA SEKUENSIAL

 TIDAK BISA DILAKUKAN OVERLAPING UNTUK

MENJALANKAN DUA INSTRUKSI YANG BERURUTAN

 BANDWIDTH PROGRAM HARUS SAMA DENGAN

BANDWIDTH DATA

 MEMBUTUHKAN CPI (CLOCK PER INSTRUKSI) YANG

(7)

KEUNGGULAN ARSITEKTUR HARVARD

 MEMILIKI DUA MEMORI YANG TERPISAH

(ROM DAN RAM)

 CONTOHNYA  INTEL 80C51,

MICROCHIP PIC16XX, PHILIPS P87CLXX DAN ATMEL AT89LSXX

 OVERLAPING PADA SAAT MENJALAN

INSTRUKSI BISA TERJADI  PIPELINE

 URUTAN INSTRUKSI TERDIARI DARI

MEMBACA INSTRUKSI (FETCH),

PENGALAMATAN (DECODE), MEMBACA DATA (READ), EKSEKUSI (EXECUTE) DAN MENULIS (WRITE)

 LEBAR BIT MEMORI PROGRAM TIDAK

HARUS SAMA DENGAN LEBAR MEMORI DATA (PICXX MEMILIKI MEMORI

PROGRAM DENGAN LEBAR 12, 14 DAN 16 BIT, TAPI LEBAR DATA 8 BIT)

(8)

 16 BITS MEMORI PROGRAM DIGUNAKAN UNTUK

INSTRUKSI (OPCODE DAN OPERAND) DIJADIKAN SATU DALAM SATU WORD INSTRUKSI.

 PROSESSOR YANG MENGGUNAKAN ARSITEKTUR

HARVARD MENJADI LEBIH CEPAT

 DIKENAL SEBAGAI PROSESSOR 1 SIKLUS MESIN,

KECUALI UNTUK PERCABANGAN

 MEMBERIKAN KEUNTUNGAN PADA KAPASITAS

MEMORI

 MEMILIKI BUS SERIAL I2C YANG PRAKTIS UNTUK

(9)

PERBEDAAN MACHINE CYCLE

 ARSITEKTUR VON NEUMANN MEMBUTUHKAN 6

SIKUL MESIN UNTUK PERCABANGAN

 ARSITEKTUR HARVARD MEMBUTUHKAN 3 SIKLUS

MENSIN UNTUK PERCABANGAN

 MOTOROLA 68HC05/11

DECX

BNE LOOP

 INTEL 80C31/51

(10)

KELEMAHAN

 TIDAK MUNGKIN MENEMPATKAN DATA PADA ROM  SULIT UNTUK MENAMBHAKN PERIPHERAL LAIN

(11)

MENGATASI MENGAKSES

PENEMPATAN DATA PADA ROM

 ARSITEKTUR INI DISEBUT DENGAN ARSITEKTUR

MODIFIKASI HARVARD

 MEMODIFIKASI INSTUKSI PENYIMPANAN DATA PADA

ROM

 MOV DPTR, #4000  CLR A

(12)

ARSITEKTUR I/O

 I/O Terisolasi

(13)

ARSITEKTUR I/O TERISOLASI

 Menggunakan desain pengalamatan atau

pemetaan I/O terpisah dari pengalamatan memori

 Pengalamatan I/O menggunakan sebagaian dari

Address Bus

 Ada Pengendalian yang terpisah dan bergantian _{pada saat mikroprosessor mengakses}

memori maka I/O harus Off dan sebaliknya

 Jika mikroprosesor dengan saluran alamat 16

bit, maka jumlah lokasi memori maksimum yang dapat dialamati adalah 1216_{atau 64 Kilo}

byte

 Jumlah lokasi I/O yang dapat dialamati adalah 28

yaitu sama dengan 256 byte

 Menggunakan Accumulator untuk menerima dan

pengirim data ke I/O

 Instruksi yang digunakan untuk mengakses I/O

(14)

KEUNTUNGAN

 Komputer dapat mengalihkan informasi/data ke atau dari

CPU tanpa menggunakan memori

 Ruang memori sepenuhnya digunakan untuk operasi memori

bukan untuk operasi I/O

 Lokasi memori tidak terkurangi oleh alokasi I/O

 Instruksi I/O lebih pendek shingga dapat dengan mudah

dibedakan dari instruksi memori

 Pengalamatan I/O menjadi lebih pendek dan perangkat keras

(15)

KEKUKURANGAN

 Lebih banyak menggunakan PIN pengendalian pada bus

(16)

ARSITEKTUR I/O TERISOLASI

 Menyatukan sel-sel I/O dalam pengalamatan bersama dengan

memori

 Instruksi yang digunakan untuk mengakses memori dan I/O

sama

(17)

KEUNTUNGAN

 Instruksi yang dipakai untuk pembacaan dan penulisan

memori dapat digunakan untuk memasukkan dan mengeluarkan data pada I/O

(18)

KERUGIAN

 Tiap PIN I/O mengurangi satu lokasi ruang memori yang

tersedia

 Alamat lokasi I/O memerlukan 16 bit saluran

 Instruksi I/O yang diperakan dalam memori lebih lama dari

(19)

ARSITEKTUR SOFTWARE

 Complex Instruction Set Computer (CISC)  Reduce Instruction Set Computer (RISC)

(20)

COMPLEX INSTRUCTION SET COMPUTER (CISC)

 Menggunakan banyak jenis dan ragam instruksi  Menyediakan kemampuan setiap instruksi dapat

mengeksekusi operasi low-level, seperti men-load data dari memori, operasi aritmatika, dan melakukan prosedur

penyimpanan ke memori

 Mikroprosesor jenis ini memiliki kemampuan eksekusi cepat.  Contoh Mikroprosesor dengan arsitektur CISC  Intel

8088, 8085, 8086, Zilog Z-80, NS 32016, MC6800

(21)

REDUCE INSTRUCTION SET COMPUTER (RISC)

 Arsitektur mikroprosesor yang menekankan kepada kesederhanaan

instruksi, tetapi memberikan hasil performansi yang tinggi

 Proses eksekusi instruksi sangat cepat

 Lebih baru di bandingkan dengan arsitektur CISC

 Arsitektu RISC memiliki sedikit Instruksi banyak register  Instruksi bersifat tunggal

 Ukuran instruksi umumnya 4 byte  Minimal memiliki 32 Register

 Menimal 16 Register floating point direferensikan secara eksplisit

 Contoh mikroporsesor AMD 2900, MIPS R2000, SUN SPARC, MC

(22)

OPERASI LOW-LEVEL

 MOV 0025H,#25H  MOV P1,FF1AH  MOV 1C13H,P0  MOV R2,#1FH  MOV 250AH,R2  MUL AB  DIV AB  CJNE A,#23H,delay  DJNZ R1, ulang

(23)

 Ld r26,X

+



Ld r1,X



Ldi r30,$63



Mov r16,r0



Cp r4,r19 ‘compare



Brne noteq



…….



Noteq : nop

(24)

MIKROPROSESSOR 8088

 MULTIPURPOSE MIKROPROSESSOR 

IMPLEMENTASIKAN MENGGUNAKAN TEKNOLOGI N-CHANEL, DEPLETION LOAD DAN SILICON GATE

 TERMASUK KELUARGA

MIKROPROSESSOR 8 BIT DAN 16 BIT

 KOMPATIBEL BAIK

HARDWARE/SOFTWARE YANG DIDESAIN UNTUK 8086 DAN 8080/8085

 MEMILIKI 8BIT JALUR DATA DAN 20BIT

JALUR ALAMAT.

 MAMPU MENGALAMATI MEMORI SAMPAI

(25)

KETERANGAN PIN 8088

 BUS ADDRESS (AD0 – AD7, A8 –A15 DAN A16/S3-A19/S6)  BUS DATA (AD0 – AD7)

 PIN CONTROL (RD, CLK, READY, RESET, INTR, TEST, WR,

IO/M)

 CLK  SINYAL INPUT DARI LUAR UNTUK

MENSINKRONKAN SEGALA KEGIATAN Up  4,77 MHz ATAU 8 MHz UNTUK VERSI TURBO

 IO/M (SINYAL KONTROL MEMORI) = 0  SEDANG

BERLANGSUNG OPERASI INPUT/OUTPUT, IO/M = 1  SEDANG BERLANGSUNG OPERASI MEMORI

 STATUS (A16/S3 – A19/S6)  MENDETEKSI SUATU

KEADAAN ATAU OPERASI YANG SEDANG BERLANGSUNG (PENGAMBILAN INSTRUKSI, MEMBACA MEMORI,

(26)

 CATU DAYA (VCC DAN GND)

 ADDRESS LATCH ENABLE (ALE)  SEBAGAI PENAHAN ALAMAT

YANG BARU MASUK DALAM SAUATU PROSES SIKLUS MESIN

 DT/R (PENGIRIMAN DAN PENERIMAAN DATA)  LOGIK 1 =

ARAH DATA DARI uP MENUJU KELUAR. JIKA 0 DARI LUAR MENUJU uP

 DATA ENABLE (DEN)  MENG “ON” KAN BUFFER (LATCH) YANG

DIHUBUNGKAN KE BUS DATA

 INTA (INTERRUPT ACKNOWLEDGE )  SECARA KHUSUS

DIGUNAKAN SEBAGAI TANGGAPAN TERHADAP INSTRUKSI INTR

 HOLD REQUEST (HOLD)  JIKA 1 MAKA uP AKAN

MENGHINTIKAN KEGIATAN DAN MELEPAS BUS YANG

BERHUBUNGAN DENGAN UNIT MEMORI DAN I/O, SEHINGGA HAL INI MEMBERIKAN KESEMPATAN BAGI PROSES LAIN UNTUK MENGAMBIL ALISH SISTEM

 HOLD ACKNOWLEDGE (HLDA)  DIGUNAKAN SEBAGAI

(27)

(28)

ELEMEN DALAM MIKROPROSESSOR

 CU (CONTROL UNIT) MANAJER DARI SEMUA UNIT

_{MENGATUR KESELARASAN KERJA SETIAP UNIT}

(APA YANG HARUS DILAKUKAN OLEH SUATU UNIT PASTI DI KETEHUI OLEH CU)

 INSTRUCTION DECODER  MENERJEMAHKAN

SUATU INSTRUKSI DENGANCARA

MEMBANDINGKANNYA DENGAN TABLE INSTRUKSI YANG DIMILIKINYA  HASIL DIBERIKAN KE CU

(29)

REGISTER DATA

 ACCUMULATOR (AX) = AH DAN AL MENYIMPAN

HASIL OPERASI

 BASE REGISTER (BX) = BH DAN BL  OFFSET DARI

ALAMAT DATA DI MEMORI

 COUNTER REGISTER (CX) = CXH DAN CL  BERAPA

KALI LOOPING AKAN TERJADI

 DATA REGSITER DX = DH DAN DL  UNTUK

(30)

INDEX DAN POINTER REGISTER

 STACK POINTER (SP)  OPERASI STACK (PENYIMPANAN

ALAMAT RETURN SEWAKTU MEMANGGIL SUBROUTIN) REGISTER INI MENGGUNAKAN SISTEM LIFO (LAST IN FIST OUT) DATA YANG TERAKHIR MASUK DATA YANG

PERTAMA AKAN DIAMBIL

 BASE POINTER (BP)  PENUNJUKAN BASE DALAM STACK

YANG DISEDIAKAN SEBAGAI DAERAH PENYIMPANAN DATA (MENGGUNAKAN SI DAN DI REGISTER)

 SOURCE INDEX (SI)

 DISTINATION INDEX (DI)

 INDEK POINTER REGISTER  REGISTER PENUNJUK

INTRUKSI 16BIT  MENUNJUKAN LOKASI INSTRUKSI

BERIKUTNYA YANG AKAN DIJALANKAN. DI TULIS DALAM FORMAT CS:IP

(31)

 DATA SEGMENT (DS)  TEMPAT PENDEFINISIAN

VARIABEL

 STACK SEGMENT (SS)  UNTUK MENYIMPAN

(32)

(33)

 CARRY FLAG (CF)  AKAN DISET = 1 JIKA SEBUAH OPERASI

MENGHASILKAN CARRY (MELEBIHI JUMLAH DATA YANG TERSEDIA)

 PARITY FLAG (PF)  JIKA DATA YANG TERDAPAT DALAM

ACCUMOLATOR GENAP MAKA DI SET 0 DAN JIKA GANJIL DI SET 1

 AUXILARY CARRY FLAG (AF )  OPERASI BCD

 ZERRO FLAG (ZF)  BERLOGI 1 JIKA OPERASI ARITMATIKA

MENGHASILKAN SISA 0, BERLOGIK 0 JIKA OPERASI ARITMATIKA MENGHASIL 1

 SIGN FLAG (SF)  1 JIKA HASIL OPERASI BERTANDA NEGATIF DAN 0

JIKA HASIL OPERASI BERTANDA POSITIF

 SINGLE STEP (TF)  1 MAKA uP AKAN BEKERJA STEP BY STEP

 INTERUPT FLAG ( IF )  APAKAH SUATU OPERASI DAPAT DI INTERUPT

ATAU TIDAK

 STRING DIRECTION (DF)  ARAH OPERASI STRING

 OVER FLOW FLAG (OF)  JIKA TERJADI OVER FLOW PADA OPERASI

ARITMATIKA, BIT INI AKAN BERNILAI 1. DAN JIKA TIDAK TERJADI OVER FLOW PADA OPERASI ARITMATIKA, BIT INI AKAN BERNILAI 0

(34)

(35)

ABSTRAK

 A B A

 APA YANG AKAN DILAKUKAN  BAGAIMANA MELAKUKANNYA  APA HASILNYA

 ABSTRAK TIDAK BOLEH LEBIH DARI 250 KATA DAN