BAB II -ARSITEKTUR MIKROPROSESSOR

(1)

(2)

PENDAHULUAN

 _{SEJAK INTEL PERTAMA KALI MENGELUARKAN}

MIKROPROSESSOR 4004 TAHUN 1970 DIKENAL ADA 2 JENIS ARSITEKTUR.

 _{TAHUN 1944 HOWARD AIKEN DARI HARVARD UNIVERSITY}

BEKERJA SAMA DENGAN ENGINEER IBM  MEMBUAT MESIN ELECTROMECHANICAL MENGGUNAKAN TABUNG DAN RELAY

_{YANG DIKENAL SEBAGAI KOMPUTER PERTAMA DI DUNIA}

 _{MESIN BUATANNYA DIBERI NAMA HARVARD MARK I}

 _{TAHUN 1941 KONRAD ZUSE DARI JERMAN}_{MESIN YANG}

DAPAT DI PROGRAM DAN BEKERJA DENGAN SISTEM BINER

 _{HARVARD MARK I}_{MESIN KALKULATOR YANG}

(3)

 _{TAHUN 1939 ALAN TURING}_{AHLI MATEMATIKA}

INGGRIS MENGEMUKAKAN KONSEP MESIN UNIVERSAL

 _{TAHUN 1945 Dr. JOHN VON NEUMANN}_AHLI

MATEMATIKA MEMBUAT TULISAN MENGENAI

KONSEP KOMPUTER YANG MENGGUNAKAN TEMPAT PENYIMPANAN INSTRUKSI DAN DATA PADA MEMORI.

 _{SAMPAI SEKARANG DIKENAL 2 JENIS ARSITEKTUR}

(4)

ARSITEKTUR VON NEUMANN

 _{MENEMPATKAN ROM DAN RAM DALAM}

PETA MEMORI YANG SAMA

 _{MEMILIKI ADDRESS DAN DATA BUS}

TUNGGAL

 _{KELUARGA 68HC05 DAN 68HC11}

 _{TIDAK MEMBEDAKAN PROGRAM DAN}

DATA

 _{TIDAK MEMERLUKAN CONTROL BUS}

(5)

KEUNTUNGAN

 _{FLEKSIBLE PADA PENGALAMATAN PROGRAM DAN}

DATA

 _{PROGRAM DI SIMPAN PADA ROM DAN DATA SELALU}

DI SIMPAN PADA RAM

 _{PROSESSOR MEMUNGKINKAN UNTUK}

MENJALANKAN PROGRAM YANG ADA DALAM RAM (PADA SAAT POWER ON, PROGRAM INISIALISASI)

 _{DATA DAPAT DISIMPAN PADA ROM (LOOK UP TABLE)}  _{DAPAT DENGAN MUDAH MENAMBAHKAN}

(6)

KELEMAHAN

 _{KELEMAHAN TERDAPAT PADA BUS TUNGGAL}

 _{INSTRUKSI UNTUK MENGAKSES PROGRAM DAN}

DATA HARUS DIJALAN SECARA SEKUENSIAL

 _{TIDAK BISA DILAKUKAN OVERLAPING UNTUK}

MENJALANKAN DUA INSTRUKSI YANG BERURUTAN

 _{BANDWIDTH PROGRAM HARUS SAMA DENGAN}

BANDWIDTH DATA

 _{MEMBUTUHKAN CPI (CLOCK PER INSTRUKSI) YANG}

(7)

KEUNGGULAN ARSITEKTUR HARVARD

 _{MEMILIKI DUA MEMORI YANG TERPISAH}

(ROM DAN RAM)

 _CONTOHNYA_{INTEL 80C51,}

MICROCHIP PIC16XX, PHILIPS P87CLXX DAN ATMEL AT89LSXX

 _{OVERLAPING PADA SAAT MENJALAN}

INSTRUKSI BISA TERJADI  PIPELINE

 _{URUTAN INSTRUKSI TERDIARI DARI}

MEMBACA INSTRUKSI (FETCH),

PENGALAMATAN (DECODE), MEMBACA DATA (READ), EKSEKUSI (EXECUTE) DAN MENULIS (WRITE)

 _{LEBAR BIT MEMORI PROGRAM TIDAK}

HARUS SAMA DENGAN LEBAR MEMORI DATA (PICXX MEMILIKI MEMORI

(8)

 _{16 BITS MEMORI PROGRAM DIGUNAKAN UNTUK}

INSTRUKSI (OPCODE DAN OPERAND) DIJADIKAN SATU DALAM SATU WORD INSTRUKSI.

 _{PROSESSOR YANG MENGGUNAKAN ARSITEKTUR}

HARVARD MENJADI LEBIH CEPAT

 _{DIKENAL SEBAGAI PROSESSOR 1 SIKLUS MESIN,}

KECUALI UNTUK PERCABANGAN

 _{MEMBERIKAN KEUNTUNGAN PADA KAPASITAS}

MEMORI

 _{MEMILIKI BUS SERIAL I2C YANG PRAKTIS UNTUK}

(9)

PERBEDAAN MACHINE CYCLE

 _{ARSITEKTUR VON NEUMANN MEMBUTUHKAN 6}

SIKUL MESIN UNTUK PERCABANGAN

 _{ARSITEKTUR HARVARD MEMBUTUHKAN 3 SIKLUS}

MENSIN UNTUK PERCABANGAN

 _{MOTOROLA 68HC05/11}

DECX

BNE LOOP

 _{INTEL 80C31/51}

(10)

KELEMAHAN

(11)

MENGATASI MENGAKSES

PENEMPATAN DATA PADA ROM

 _{ARSITEKTUR INI DISEBUT DENGAN ARSITEKTUR}

MODIFIKASI HARVARD

 _{MEMODIFIKASI INSTUKSI PENYIMPANAN DATA PADA}

ROM

 _{MOV DPTR, #4000}  _{CLR A}

(12)

ARSITEKTUR I/O

 _{I/O Terisolasi}

(13)

ARSITEKTUR I/O TERISOLASI

 _{Menggunakan desain pengalamatan atau}

pemetaan I/O terpisah dari pengalamatan memori

 _{Pengalamatan I/O menggunakan sebagaian dari}

Address Bus

 _{Ada Pengendalian yang terpisah dan bergantian}

_{pada saat mikroprosessor mengakses}

memori maka I/O harus Off dan sebaliknya

 _{Jika mikroprosesor dengan saluran alamat 16}

bit, maka jumlah lokasi memori maksimum yang dapat dialamati adalah 1216_{atau 64 Kilo}

byte

 _{Jumlah lokasi I/O yang dapat dialamati adalah 2}8

yaitu sama dengan 256 byte

 _{Menggunakan Accumulator untuk menerima dan}

pengirim data ke I/O

 _{Instruksi yang digunakan untuk mengakses I/O}

(14)

KEUNTUNGAN

 _{Komputer dapat mengalihkan informasi/data ke atau dari}

CPU tanpa menggunakan memori

 _{Ruang memori sepenuhnya digunakan untuk operasi memori}

bukan untuk operasi I/O

 _{Lokasi memori tidak terkurangi oleh alokasi I/O}

 _{Instruksi I/O lebih pendek shingga dapat dengan mudah}

dibedakan dari instruksi memori

 _{Pengalamatan I/O menjadi lebih pendek dan perangkat keras}

(15)

KEKUKURANGAN

 _{Lebih banyak menggunakan PIN pengendalian pada bus}

(16)

ARSITEKTUR I/O TERISOLASI

 _{Menyatukan sel-sel I/O dalam pengalamatan bersama dengan}

memori

 _{Instruksi yang digunakan untuk mengakses memori dan I/O}

sama

(17)

KEUNTUNGAN

 _{Instruksi yang dipakai untuk pembacaan dan penulisan}

(18)

KERUGIAN

 _{Tiap PIN I/O mengurangi satu lokasi ruang memori yang}

tersedia

 _{Alamat lokasi I/O memerlukan 16 bit saluran}

 _{Instruksi I/O yang diperakan dalam memori lebih lama dari}

(19)

ARSITEKTUR SOFTWARE

(20)

COMPLEX INSTRUCTION SET COMPUTER (CISC)

 _{Menggunakan banyak jenis dan ragam instruksi}  _{Menyediakan kemampuan setiap instruksi dapat}

mengeksekusi operasi low-level, seperti men-load data dari memori, operasi aritmatika, dan melakukan prosedur

penyimpanan ke memori

 _{Mikroprosesor jenis ini memiliki kemampuan eksekusi cepat.}

 _{Contoh Mikroprosesor dengan arsitektur CISC}_Intel

8088, 8085, 8086, Zilog Z-80, NS 32016, MC6800

(21)

REDUCE INSTRUCTION SET COMPUTER (RISC)

 _{Arsitektur mikroprosesor yang menekankan kepada kesederhanaan}

instruksi, tetapi memberikan hasil performansi yang tinggi

 _{Proses eksekusi instruksi sangat cepat}

 _{Lebih baru di bandingkan dengan arsitektur CISC}

 _{Arsitektu RISC memiliki sedikit Instruksi banyak register}  _{Instruksi bersifat tunggal}

 _{Ukuran instruksi umumnya 4 byte}  _{Minimal memiliki 32 Register}

 _{Menimal 16 Register floating point direferensikan secara eksplisit}

 _{Contoh mikroporsesor}_{AMD 2900, MIPS R2000, SUN SPARC, MC}

(22)

OPERASI LOW-LEVEL

 _{MOV 0025H,#25H}  _{MOV P1,FF1AH}  _{MOV 1C13H,P0}  _{MOV R2,#1FH}  _{MOV 250AH,R2}  _{MUL AB}

 _{DIV AB}

(23)

 _{Ld r26,X}

+



_{Ld r1,X}



_{Ldi r30,$63}



_{Mov r16,r0}



_Cp

r4,r19 ‘compare



_{Brne noteq}



…….

(24)

MIKROPROSESSOR 8088

 _{MULTIPURPOSE MIKROPROSESSOR}

IMPLEMENTASIKAN MENGGUNAKAN TEKNOLOGI N-CHANEL, DEPLETION LOAD DAN SILICON GATE

 _{TERMASUK KELUARGA}

MIKROPROSESSOR 8 BIT DAN 16 BIT

 _{KOMPATIBEL BAIK}

HARDWARE/SOFTWARE YANG DIDESAIN UNTUK 8086 DAN 8080/8085

 _{MEMILIKI 8BIT JALUR DATA DAN 20BIT}

JALUR ALAMAT.

 _{MAMPU MENGALAMATI MEMORI SAMPAI}

(25)

KETERANGAN PIN 8088

 _{BUS ADDRESS (AD0}–_{AD7, A8}–_{A15 DAN A16/S3-A19/S6)}  _{BUS DATA (AD0}–_AD7)

 _{PIN CONTROL (RD, CLK, READY, RESET, INTR, TEST, WR,}

IO/M)

 _CLK_{SINYAL INPUT DARI LUAR UNTUK}

MENSINKRONKAN SEGALA KEGIATAN Up  4,77 MHz ATAU 8 MHz UNTUK VERSI TURBO

 _{IO/M (SINYAL KONTROL MEMORI) = 0}_SEDANG

BERLANGSUNG OPERASI INPUT/OUTPUT, IO/M = 1  SEDANG BERLANGSUNG OPERASI MEMORI

 _{STATUS (A16/S3}–_A19/S6)_{MENDETEKSI SUATU}

KEADAAN ATAU OPERASI YANG SEDANG BERLANGSUNG (PENGAMBILAN INSTRUKSI, MEMBACA MEMORI,

(26)

 _{CATU DAYA (VCC DAN GND)}

 _{ADDRESS LATCH ENABLE (ALE)}_{SEBAGAI PENAHAN ALAMAT}

YANG BARU MASUK DALAM SAUATU PROSES SIKLUS MESIN

 _{DT/R (PENGIRIMAN DAN PENERIMAAN DATA)}_{LOGIK 1 =}

ARAH DATA DARI uP MENUJU KELUAR. JIKA 0 DARI LUAR MENUJU uP

 _{DATA ENABLE (DEN)} MENG “ON” KAN BUFFER (LATCH) YANG

DIHUBUNGKAN KE BUS DATA

 _{INTA (INTERRUPT ACKNOWLEDGE )}_{SECARA KHUSUS}

DIGUNAKAN SEBAGAI TANGGAPAN TERHADAP INSTRUKSI INTR

 _{HOLD REQUEST (HOLD)}_{JIKA 1 MAKA uP AKAN}

MENGHINTIKAN KEGIATAN DAN MELEPAS BUS YANG

BERHUBUNGAN DENGAN UNIT MEMORI DAN I/O, SEHINGGA HAL INI MEMBERIKAN KESEMPATAN BAGI PROSES LAIN UNTUK MENGAMBIL ALISH SISTEM

 _{HOLD ACKNOWLEDGE (HLDA)}_{DIGUNAKAN SEBAGAI}

(27)

(28)

ELEMEN DALAM MIKROPROSESSOR

 _{CU (CONTROL UNIT) MANAJER DARI SEMUA UNIT}

_{MENGATUR KESELARASAN KERJA SETIAP UNIT}

(APA YANG HARUS DILAKUKAN OLEH SUATU UNIT PASTI DI KETEHUI OLEH CU)

 _{INSTRUCTION DECODER}_{MENERJEMAHKAN}

SUATU INSTRUKSI DENGANCARA

MEMBANDINGKANNYA DENGAN TABLE INSTRUKSI YANG DIMILIKINYA  HASIL DIBERIKAN KE CU

(29)

REGISTER DATA

 _{ACCUMULATOR (AX) = AH DAN AL}_MENYIMPAN

HASIL OPERASI

 _{BASE REGISTER (BX) = BH DAN BL}_{OFFSET DARI}

ALAMAT DATA DI MEMORI

 _{COUNTER REGISTER (CX) = CXH DAN CL}_BERAPA

KALI LOOPING AKAN TERJADI

 _{DATA REGSITER DX = DH DAN DL}_UNTUK

(30)

INDEX DAN POINTER REGISTER

 _{STACK POINTER (SP)}_{OPERASI STACK (PENYIMPANAN}

ALAMAT RETURN SEWAKTU MEMANGGIL SUBROUTIN) REGISTER INI MENGGUNAKAN SISTEM LIFO (LAST IN FIST OUT) DATA YANG TERAKHIR MASUK DATA YANG

PERTAMA AKAN DIAMBIL

 _{BASE POINTER (BP)}_{PENUNJUKAN BASE DALAM STACK}

YANG DISEDIAKAN SEBAGAI DAERAH PENYIMPANAN DATA (MENGGUNAKAN SI DAN DI REGISTER)

 _{SOURCE INDEX (SI)}

 _{DISTINATION INDEX (DI)}

 _{INDEK POINTER REGISTER}_{REGISTER PENUNJUK}

INTRUKSI 16BIT  MENUNJUKAN LOKASI INSTRUKSI

(31)

 _{DATA SEGMENT (DS)}_{TEMPAT PENDEFINISIAN}

VARIABEL

 _{STACK SEGMENT (SS)}_{UNTUK MENYIMPAN}

(32)

(33)

 _{CARRY FLAG (CF)}_{AKAN DISET = 1 JIKA SEBUAH OPERASI}

MENGHASILKAN CARRY (MELEBIHI JUMLAH DATA YANG TERSEDIA)

 _{PARITY FLAG (PF)}_{JIKA DATA YANG TERDAPAT DALAM}

ACCUMOLATOR GENAP MAKA DI SET 0 DAN JIKA GANJIL DI SET 1

 _{AUXILARY CARRY FLAG (AF )}_{OPERASI BCD}

 _{ZERRO FLAG (ZF)}_{BERLOGI 1 JIKA OPERASI ARITMATIKA}

MENGHASILKAN SISA 0, BERLOGIK 0 JIKA OPERASI ARITMATIKA MENGHASIL 1

 _{SIGN FLAG (SF)}_{1 JIKA HASIL OPERASI BERTANDA NEGATIF DAN 0}

JIKA HASIL OPERASI BERTANDA POSITIF

 _{SINGLE STEP (TF)}_{1 MAKA uP AKAN BEKERJA STEP BY STEP}

 _{INTERUPT FLAG ( IF )}_{APAKAH SUATU OPERASI DAPAT DI INTERUPT}

ATAU TIDAK

 _{STRING DIRECTION (DF)}_{ARAH OPERASI STRING}

 _{OVER FLOW FLAG (OF)}_{JIKA TERJADI OVER FLOW PADA OPERASI}

(34)

(35)

ABSTRAK

 _{A B A}

 _{APA YANG AKAN DILAKUKAN}  _{BAGAIMANA MELAKUKANNYA}  _{APA HASILNYA}

 _{ABSTRAK TIDAK BOLEH LEBIH DARI 250 KATA DAN}