巨･ｇ ぷ可 ャ ン -- = -｜−● -一一 ・ -． ’ “ − ｊ ぱ 八 ｙ﹃’ ゛Ｉ .か･‘Sr il U j･以t' − ミ 乙 ﾉ･ｙ．｡-一一ｌ．。一一-／,｀へ l￢‘3− 心≒ ’ ● 一 -一司乙 ゛｡ﾘﾆ･。 -− -- ｊｗ ｊ y− 1.こ一’ 一 ｄ 一 j .− ／ 之 -7/j乙jミ ͡ ゝ -ヽ ・ − −･ J − ヽ･ 、 ノ . ￡ . − -一 皿− 皿 ■J ＝ − d ● ･〃･ 一一 ぶ皿㎜ 一 一 ､ぶー .ﾝ 一 ン ー −』一皿 −− ／ 一 一ｊ 一 - ㎜ J ２!･-･Ｌ １｀／ ブ ジ − yで 111･稲田大学審査学位論文（博士） j/ =SI〃−S ． ｊ ． ∼ 7 ゛ ゛ ミ y − ２ｇ ／Ｌﾆ − 一 一 . ● - − ・ ● ･ . ・ ･ 二 一 ／ ‘ ∼ / /’ ・ ● --･･− 一 一 Ｊ．-Ｊ ,/″ 心 − − 一 ／ ｖ ￢/‘ 〃−ミsﾐ ｀ i ν Å 心
･･ ..− − − - 7 − 「
誤り訂正・検出回路の並列化技術と
その応用に関する研究
1999年２月
松嶋智子
皿・･､
目次
１ 序論 I 1.1 研究の目的 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・. 1 1.1,1 誤り訂正・検出回路の並列化技術とその大容量通信システム ヘの応用・・・・・・・・・・・・・・・・・・・・・・・・・・・・・. 1 1.1.2 誤り訂正・検出回路の並列化技術のLSI故障検査への応用 ‥ 3 1.2 本論文の構成・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・． ４ ２ 従来の技術とその問題点 6 2.1 大容量通信システムにおける誤り訂正方式・・・・・・・・・・・・・・． ６ ３ 2.1 2.1 2.1 2.1 １ 実用的な誤り訂正符号・・・・・・・・・・・・・・・・・・・・・． ６ ２ 巡回符号の符号器と復号器・・・・・・・・・・・・・・・・・・・． ７ ３ 光通信システムにおける問題点・・・・・・・・・・・・・・・・. 10 4 ディジタルマイクロ波通信システムにおける問題点・・・・・. 12 2.2 LSIにおける故障検査方式・・・・・・・・・・・・・・・・・・・・・・・. 14 2.2.1 組込み自己検査手法 ・・・・・・・・・・・・・・・・・・・・・・. 14 2.2.2 シグネチャ解析法・・・・・・・・・・・・・・・・・・・・・・・・. 16 2.2.3 多出力回路の故障検査における問題点 ・・・・・・・・・・・・. 23 誤り訂正回路の並列化技術とその光通信システムヘの応用 27 3.1 本章の目的 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・. 27 3.2 並列符号器の回路構成・・・・・・・・・・・・・・・・・・・・・・・・・. 28 3.3 並列復号器の回路構成・・・・・・・・・・・・・・・・・・・・・・・・・. 34 3.4 並列誤り訂正回路の特性評価 ・・・・・・・・・・・・・・・・・・・・・. 43 3.4.1 並列符号器の回路規模・・・・・・・・・・・・・・・・・・・・・. 43 3.4.2 並列復号器の回路規模・・・・・・・・・・・・・・・・・・・・・. 45 3.4.3 遅延時間およびクリティカルパス長・・・・・・・・・・・・・・. 47 １-､_ 3.5 長距離光通信システムヘの応用 ・・・・・・・・・・・・・・・・・・・・. 49 3.6 本章のまとめ ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・. 50 ４ 多値変調に適した並列誤り訂正方式とマイクロ波通信システムヘの応用 51 4.1 本章の目的 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・. 51 4.2 4.3 多値ＱＡＭ変調信号における位相不確定性の影響 ・・・・・・・・・・. 52 トランスペアレントな誤り訂正方式の構成・・・・・・・・・・・・・・. 54 1.3.1 トランスペアレントな誤り訂正方式の条件・・・・・・・・・・. 56 L.3.2 ビット反転時に復号可能な誤り訂正符号・・・・・・・・・・・. 58 4.4 ディジタルマイクロ波通信システムヘの応用・・・・・・・・・・・・・. 60 4.4.1 Reed-Solomon符号を用いた並列誤り訂正方式・・・・・・・・. 60 4.4.2 AWGN通信路におけるピット誤り率の解析 ・・・・・・・・・. 61 4.4.3 ビット誤り率の数値計算 65 4.4.4 BCH符号を用いた誤り訂正方式との比較・・・・・・・・・・・. 66 4.5 本章のまとめ ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・. 73 ５ 並列誤り訂正回路技術のLSI故障検査への応用 75 5.1 本章の目的 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・. 75 5.2 並列化GLFSRの回路構成・・・・・・・・・・・・・・・・・・・・・・・. 76 5.3 並列シグネチャ解析器の評価 ・・・・・・・・・・・・・・・・・・・・・. 8! 5.3.1 エイリアス確率の評価・・・・・・・・・・・・・・・・・・・・・. 81 5.3.2 回路規模の評価・・・・・・・・・・・・・・・・・・・・・・・・・. 88 5.4 本章のまとめ ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・. 91 ６ 結論 辞 謝 参考文献 ９２ 94 95 11
付録Ａ 付録Ｂ 付録Ｃ 研究業績 111 １ １ Ｉ 02 03 05 107
一 ･ W １ Ξ6一一
1.1 研究の目的
1.1.1 誤り訂正・検出回路の並列化技術とその大容量通信システムヘの応用 近年の情報化社会の急速な進展に伴い，インフラストラクチャとしての通信シス テムが重要な役割を果たしている．また，公衆回線網，インターネット，移動体通 信などの各種の通信システムは，相互に接続され，マルチメディア情報を高速に伝 送する大容量の基幹通信回線が必要とされている．特に，計算機データや圧縮され た音声・画像情報を伝送する場合には，通信路などで生起するわずかな誤りがサー ビスの品質を大きく劣化させるため，効果的に誤りを訂正し信頼性の高い情報伝送 を行うことが要求される．このため，半導体集積回路(lntegrated Circuit:IC)技術 の発展を背景として，多くのディジタル通信システムにおいて符号理論に基づく誤 り制御技術が必要不可欠なものとなっている． 誤り制御技術を通信システムに適用する場合には，伝送路の特性を十分に考慮し て誤り訂正符号などの設計を行う必要がある．伝送路特性は伝送媒体に依存すると ころが大きい．伝送媒体として何を用いるかは，要求される伝送品質づ云送距離・ 伝送速度・コスト・利用形態などによって選択される．現在，公衆網の基幹回線な どのように，長距離で大容量の伝送が要求される場合，有線ならば光ファイバケー ブル，無線ならばディジタルマイクロ波が利用されることが多い． 通常，光ファイ八通信は高い伝送速度を提供し，かつ他の伝送媒体に比べて低い ビット誤り率を達成できるため，光ケーブルの価格の低下とあいまって，近年急速 に大容量通信システムで用いられるようになった．しかしながら，非常に長い距離 を再生中継なしで伝送する場合には，光通信システムの信頼性は必ずしも十分に高 いとは言えない．このような信頼性の劣化を克服するためには，光通信の伝送速度 に対応して高速に動作する誤り訂正回路が必要になる． 一方，公衆網の基幹回線として以前から広く用いられている地上マイクロ波通信 などのディジタル無線通信システムでは，限られた周波数帝城を有効に利用するた １め，直交振幅変調(Quadrature Amplitude Modulatjon: QΛM)などの多値変調を適 用することが多い．多情変調を行うと一つの変調信号で複数の情報ビットを伝送で きるため，周波数利用効率が向上する．しかし，雑音に対するビット誤り率特性が 劣化するため，誤り訂正符号の適用が不可欠である．また，将来普及することが予 想される地上波ディジタルテレビ放送でも，画像伝送の高精細化，多チャネル化に 対応するため，画像圧縮技術とともに多情変調および誤り訂正技術が重要な要素技 術と考えられている．一般に無線ディジタル通信回線では，光ファイバなどの有線 の通信回線に比べてビット誤り率が高いため，ほとんどのシステムにおいて誤り訂 正回路が必要とされている． 本研究の第一の目的は，このような伝送速度の高い通信システムに適しか誤り訂 正・検出回路について検討することである．伝送路の高速化や伝送信号の多情化に 対応するためには，誤り訂正・検出回路の並列化か重要な技術課題であることを導 き，二つの代表的な大容量通信システムに対して誤り訂正回路の並列化手法を提案 する． まず，大容量光通信システムの伝送速度と同程度の処理速度を持つ高速な誤り訂 正回路の実現を目的として，Reed-Solomon符号などの多元符号を含む巡回符号に 対する符号器・復号器の並列化手法を提案する．誤り訂正回路は一般に回路規模が 大きいため，CMOS(Complementary Metal oxide Semiconductor)などの高集積度
で低消費電力の大規模集積回路(Large ScaleIC: LSI)が使用される．しかし，この
ようなLSIデバイスは，クロック周波数が比較的低く，高速処理に適さない．本研 究で提案する並列回路は，従来報告されている回路を用いた場合と比較して，小さ い回路規模で並列処理を行うことが可能である．この結果から，大容量光通信シス テムに適用可能な高い処理速度の誤り訂正回路を現在のＣＭＯＳ技術でも１チップの LSIで実現できることを示す． 次に，大容量無線通信システムなどのように多値変調を用いた通信システムに適 した誤り訂正方式について検討する．多情変調を用いる通信システムでは，受信機 において搬送波を再生する際に生じる位相不確定性を除去するため差勅許号化か用 ２
一 一 -３ いられる．差動符号化を用いると，周波数帯域を拡大することなく位相不確定性を 除去することができる反面，差動符号化を行わない場合に比べて差動復号後の誤り 率が高くなるため，誤り訂正符号の持つ訂正能力を十分に利用できないという問題 が生じる．これを防ぐためには，差動復号を行う前に誤り訂正を行えばよいのであ るが，このためには復調信号が位相回転の影響を受けて変形したままの状態でも，誤 りを正しく訂正できる誤り訂正方式を用いる必要がある．このような誤り訂正方式 を「位相回転に対してトランスペアレントな誤り訂正方式」と呼ぶ．多情ＱＡＭを 用いた通信システムにおいてこのような条件を満足する誤り訂正方式の一般的な構 成法はこれまでに明らかにされていなかった．そこで，本研究では，信号点配置に 応じて誤り訂正回路を適切に並列化することにより，トランスベアレントな誤り訂 正方式を実現できることを示し，その一般的な条件を明らかにする．さらに，ディ ジタルマイクロ波通信システムに適する誤り訂正方式について検討を行う． 1.1.2 誤り訂正・検出回路の並列化技術のLSI故障検査への応用 誤り訂正符号の考え方は，フォールトトレラントシステムなど，通信システム以 外の分野にも応用されている．その一つがLSIの故障検査である． 近年の半導体技術の向上は，一つのチップに含まれる素子数の増大とともにその 機能の複雑さを増大させている．このため，LSI回路の故障検査のための時間とコ ストの削減が重要な課題となっている．この問題に対する解決法の一つが，検査さ れるべきLSI上に披検査回路とともに故障検査回路を搭載する手法，すなわち組込 み自己検査法である．組込み自己検査の中で実用的に最も重要な手法がシグネチャ 解析法である．シグネチャ解析法とは，披検査回路に十分に長い乱数系列を入力し， その系列に対する被検査回路の出力系列をシグネチャ解析器と呼ばれる回路で圧縮 し，圧縮結果として得られるシグネチャを正しい回路のシグネチャと比較すること により故障の検出を行う手法である．この検査手法を用いると，外部装置を用いた 従来の故障検査に比べて検査時間と検査コストを大幅に短縮することができる．そ の反面，テスト回路の付加によるチップ面積の増大が原因で歩留まりが低下する可
能性があり，またシグネチャ解析器の構成によっては故障を見逃す確率が高くなる という問題がある．このため，テスト回路の規模が小さく，かつ故障見逃し確率の 低いシグネチャ解析器を設計する必要がある．
シグネチャ解析法を大規模な回路に適用する場合には，被検査回路の出力信号系列
が複数であることが多い．多入力を許すシグネチャ解析器としては，MISR(Mutiple-lnput Shift Register),MLFSR(Multi-input Linear Feedback Shift Register),多重化 MISR(Multiple MISRs)などが提案されている.MLFSRや多重化MISRは，MISR に比べて低い見逃し確率で故障検査を行うことができる．しかし，これらのテスト 回路は被検査回路の出力数に対して，回路規模が線形以上に増大するため，出力数 が非常に大きい場合にはLSI上に占めるテスト回路の割合が高くなりすぎて現実的 でない． 本研究の第二の目的は，出力信号数の大きい被検査回路のテストに適しかシグネ チャ解析器を提案することである．シグネチャ解析器は，一般化LFSR(Generalized LFSR: GLFSR)と呼ばれる線形フィードバックシストレジスタ(Linear Feedback Shift Register: LFSR)で統一的に表現することができる．また，その回路は巡回符 号の符号器とほぽ同じ構造である．このため，本研究の第一の目的で提案する並列 誤り訂正回路技術をGLFSRに適用することにより，見逃し確率を劣化させること なく，従来法より小さい回路規模で，入力付号数の大きいシグネチャ解析器を構成 することが可能になる． １．２ 本論文の構成 第２章では大容量通信システムにおける従来の誤り訂正技術と大規模集積回路に おける従来の故障検査技術を示し，それぞれの問題点を明らかにする.2.1では，大 容量通信システムにおいて，実用的に広く用いられている誤り訂正符号と，その符 号器，復号器の回路構成を示す．また，実際の長距離光通信システムや多情変調ディ ジタル無線システムにおける誤り訂正回路の適用例を示し，その問題点を指摘する. 2.2では，大規模集積回路における従来の故障検査回路とその問題点について述べ ４
る．これまでに提案された各種のシグネチャ解析器の回路構成を示し，それらが符 号理論の概念を利用してGLFSRにより一般化されることを示す．また，披検査回 路の出力信号数が非常に多い場合に，従来のシグネチャ解析器の回路規模が非常に 大きくなることを示す． 第３章と第４章では，誤り訂正･検出回路の並列化技術とその大容量通信システム ヘの応用について検討する．まず，第３章では，光通信などの高速な通信システムに 適した誤り訂正回路の構成法について述べる．巡回符号の符号化･復号アルゴリズム の並列化と，それに基づく並列符号器･復号器の構成方法を提案し，回路規模や処理 速度，遅延時間，クリティカルパスの長さについて評価する．また，Reed-SOlomon 符号の符号器と復号器を並列化することにより，比較的低速なCMOS LSIでも数ギ ガbits/secの処理速度に対応する誤り訂正回路を実現できることを示し，長距離光 通信システムヘ適用できることを明らかにする． また，第４章では，多値変調を用いた大容量ディジタル無線通信システムの誤り 訂正方式について検討する．変調方式としてQAMを用いた場合に，信号点配置に 応じて複数の誤り訂正回路を並列に用いることにより，位相回転に対してトランス ペアレントな誤り訂正回路を実現できることを示し，その一般的な条件を導く．そ の上で，ディジタルマイクロ波通信システムヘの応用に速しか並列誤り訂正回路を 提案し，その特性を明らかにする． 第５章では，誤り訂正･検出回路の並列化技術のLSI故障検査方式への応用につい て検討する．第３章に示す並列誤り訂正回路技術をLSIの組込み自己検査回路に応 用することにより，被検査回路の出力信号数が多い場合でも，従来法に比べて回路 規模が小さいシグネチャ解析器を構成することが可能になる．提案するシグネチャ 解析器について評価を行い，従来のシグネチャ解析器と同等の信頼性の下で回路規 模を小さくできることを示す． 最後に第６章に結論と今後の展望を示す． ５
− ・ ■ ㎜ I ㎜ =
２ 従来の技術とその問題点
2.1 大容量通信システムにおける誤り訂正方式
2.1.1 実用的な誤り訂正符号 ディジタル通信システムにおいて用いられる誤り訂正符号は，ブロック符号と畳 み込み杵号に大別される．ブロック符号とは，符号化が一定長のブロック単位で行 われ，前後のブロックの影響を受けないような符号である．また，畳み込み符号は， 符号化はブロック単位に行われるが，過去のブロックの情報が現在のブロックにも 影響を及ぼすという符号である． 大容量通信システムにおいては，符号化や復号の処理が高速に行われる必要があ る．このため，このようなシステムで利用される誤り訂正符号は代数的な構造を有 し，それを符号化･復号処理に利用できることが望まれる．ここで，代数的な構造を 持つ符号とは，代数的な演算，すなわち連立方程式を解くなどの方法によって符号 化や復号化の処理を行えるような仕組みを持たせた符号のことである．このような 条件を満足する符号には，ブロック符号ではBCH(Bose-Chaudhuri-Hocquenghem) 符号やReed-Solomon符号などの巡回符号があり，畳み込み符号では多数決論理復 号が可能な自己直交畳み込み符号などがある．これらの符号はいずれも代数的な復 号が可能なため，最尤復号を行う場合に比べて誤り訂正復号器が簡単に構成できる という特徴があり，ディジタルマイクロ波通信システムなどの大容量通信システム に用いられてきた．しかし，自己直交畳み込み符号は，同程度の帝城拡大率のBCH 符号やReed-Solomon符号に比べて符号化利得が低いこと，LSI技術の進展に伴い復 号器が複雑であってもより符号化利得の高い符号の適用が可能になったこと，など の理由で近年あまり用いられていない． 実際に通信システムにおいて広く用いられているブロック符号には，２元BCH符 号やReed-Solomon符号がある．これらは線形ブロック符号の重要な一クラスであ る巡回符号に合まれ，符号の有する代数的構造を利用して，比較的簡単に復号を行 うことができるという特徴を符つ[1ﾄ ６- ■ ７ −− ム目 正 訂 ｊ ｌ ｎノ｀ ぐ
肪川釣＝㈲乙−1)/2｣で
(2-2) (2-5) 2.1.2 巡回符号の符号器と復号器 ガロア体ＧＦ(ｒ)上の匪ん)巡回符号Ｃについて，符号器と復号器の一般的な回 路構成を示す．ただし，符号Ｃの生成多項式Ｇ(匍は次式で与えられるものとする． Ｇ(到 −ヱ ｎ一心 ＋97､万−た−1ｺ?￣た￣I＋‥’十!71Z＋勁 また，符号Ｃの最小距離を似sとすると，誤り 与えられる1. 巡回符号の符号器は，通常，(n−Å;)段の線形フィードバックシフトレジスタによ り構成される．この回路は，クロック信号に対して，情報を１シンボル2ずつ逐次 的に処理する回路であるため，単位時間あたりに処理するシンボルの数はクロック 周波数に等しい． 図2-1に従来の符号器の一般的な回路構成を示す．この図において，ｅはＧＦ(２犬 上の加算器，×煩い＝0,1,…,n−ん−１はＧれ2犬上の乗算器，MUXはマルチプ レクサを表している．また，ＤはＧＦ(ｒ)の元を記憶する遅延素子であり，ｍ個の 並列なD-フリップフロップなどで構成される． 符号器には，クロック信号に同期して，則固の情報シンボル W＝G4_I,・‥，14_ゐ_1Jn_&)， が順次入力され，ｎシンボルの符号語 C＝(tQ＿I，・‥，妨ＩＪ＿ｈ妨l_た,pn_1_1,・‥，pl,po)， (2-3) が順次出力される． ただし，Ｗの多項式表現をＷ(礼Ｃのパリティ検査部の多項式表現をＰ(ｚ)とし， Ｗ(刮 ＝ ljJn-μ"￣1＋‥・十IZJn-Å;-IZ"￣1￣I＋?jJ,l-μ゛￣jc， (2-4) ？（刮 ＝ pn-1-I.゛￣1￣l十’・‘十plzl＋pO’ １ﾚ｣はＪを越えない最大の整数を表す． ２符号を構成するガロア体の一つの元をシンボルとよぶ．ここでは，１シンボルはｍビットで表現 される．とすると，
片白≡Lドレ)mod G(白
である． ● ● ● ● ●Ｉ亘]→…
図2-1: Architecture for conventional ellcoder.
output C (2-6) 図2-2にこの符号器の入出力信号のタイミングチャートを示す．ここで，回路の クロッ列刮波数を乙Hzとすると，符号器の処理速度はl symbol/secすなわちml bits/secとなる． inputW output C
ら−ｋ-μﾆ叫
｜ ｜図2-2: Timing chart for conventional encoder
一方，復号アルゴリズムとしては数多くの方法が提案されており，適用する誤り 訂正符号のクラスや通信路で生じる誤りの形態などにより適切な方法が選択される． ここでは，BCH符号，Reed-Solomon符号などの復号に適した標準的な復号アルゴ
リズムについて説明する．
これらの復号器では，ｎ個の受信シンボルを遂次的に入力し，受信語からシンド ロームを求め，それを利用して誤りの位置と大きさを推定し受俗語の誤りを訂正す る．復号器は以下の６つの回路からなり[21，例えば図2-3のように構成される． １．シンド゜−ム計算回路(syndromecalculator) 2.誤り位置多項式計算回路 (error-location-polynomial calculator)
3.誤り位置検出回路(error location detector) 4.誤り数値計算回路(error value calculator) 5.誤り訂正実行回路(error correction circuit) 6.遅延回路(Delay) いま，受信語ベクトルを 召＝(rn_h‥･J1げo)， (2-7) とし，その多項式表現を 召(jr)＝7･n_1Z71-I十‥・十rlZ＋rO， (2-8) とする．シンドローム計算回路では，受信語多項式Ｒ(ヱ)に生成多項式の根ぶ,ぷ+し‥， a‘“¨￣2をそれぞれ代入し，次式のシンドロームSI,S2,･‥,＆．_1を計算する． 妬゜召(aい￣j￣1)，j･ ゜ 1,2, ‥',dmin − 1･ (2-9) ただし，生成多項式はa‘,ぶ+い‥」+“一一2のすべてを根として持つ最小次数の Ｇれｒ)上の多項式である．また，符号長ｎは2回｀−１の約数であり，心Ｊま符 号の最小距離，ａは位数ｎのＧＦ(２゛)の元である．このシンドロームは，送信され た符号語にかかわらず，訂正可能なすべての誤りパターンの各々に対して異なる値 となるため，その値から誤りの位置とその大きさを推定することができる．ここで 誤りの個数を1(z＜d｡μ2)，その位置を11j2,…j,とすると，まず誤り位置多項式 計算回路において， ΣS=o17μiニnLI(z一ぶ‘) ９ (2 ｊｏ ｌ
で与えられる誤り位置多項式の係数,7oJy‥,,7,を求める．次に，誤り位置検出回 路において，誤り位置多項式に♂低♂低…,aoを順次代入し，各受信シンボルの 誤りの有無を逐次的に調べていく．ここで誤りが検出された受信シンボル防に対し ては･誤り数値計算回路において誤りの大きさe･jが計算される．それに基づき，誤 り訂正実行回路において，遅延回路を経て入力される各受信シンボルの誤りが次式 のように訂正される. Qj°rり￣Qj･ j ° 1･2･･‘･μ･ （2-11） input R
図2-3: Block diagram of conventionaldecoder.
図2-4は復号器の入出力と内部での処理の様子を表すタイミングチャートである． 復号器も符号器と同様にクロック信号に対して逐次的に受信語を処理する回路であ るため，単位時間あたりに処理するシンボルの数は，クロック周波数に等しい．ク ゜ック周波数を乙Hzとすると，復号器の処理速度は7しシンボル/secすなわちｍＬ bits/secとなる． 2.1.3 光通信システムにおける問題点 2.1,2に述べたように，誤り訂正符号器や復号器はクロック信号に同期して動作す る回路であり，その処理速度は実現する回路のクロック周波数に依存する[3,41.誤 り訂正装置をLSIで実現する場合，クロック周波数はデバイスや設計ルールにより決 10
一 一 １ mpul Ｒ ｜ 匹 ｎ ら ｜ ｓｙｎｄｒｏｍｅ ｃａｌｃｕｌａｔｉｏｎ − ・ outpulc l ｜ ｜ ｜ ｓｙｎｄｒｏｍｃｓ lerror-locator polynomial lca】culation error-locator polynomial
lerTor localion ＆error value estimation
l and error correction
→delay length ら
｜
図2-4: Timing chart for conventionaldecoder.
まる限界があるため，これが装置の高速化の障害になることがある.Reed-Solonlon 符号のような拡大体上の符号を用いる場合には，通常の符号器・複号器でも複数の ビットからなるシンボル単位に処理を行うことができるため，２元符号に比べると 高速な処理が可能である[5]. しかし，光通信システムのように高速なシステムに誤 り訂正装置を適用する場合，現在のLSI技術ではReed-SOlomon符号を用いても伝 送速度より低い処理速度しか達成できない場合が多い． 例えば，よく用いられるＧれ28)上のReed-SOlomon符号を比較的集積度が高く低 消費電力のCMOS LSIで実現することを考える．そのクロック周波数を50M Hz程 度3とすると，符号器・復号器の処理速度は400M bits/sec程度となる．一方，光通 信技術は大容量化，長距離化か進んでいる.ITU(lnternationa1 Telecommunication union)勧告のNNI(Network Node lnterface)に準拠した伝送速度であるSTM-16信
３１ミクロンルールで設計されている場合にこの程度のクロック周波数になると考えられる．
号(2.48832G bits/sec戸をさらに多重化するなどして，数Ｇから10G bits/secの光 伝送装置の開発が進んでいる囲．光ケーブルを用いた場合，通常，他の伝送媒体に 比較して低いビット誤り率を達成できるが，長距離を再生中継なしで伝送する場合 には，光ファイバ増幅中継器の累積雑音光の影響により，誤り率特性が大きく劣化 することが報告されている[牡このようなシステムには誤り訂正装置が必要であり， すでにReed-Solomon符号の適用が検討されている．しかし，単独の符号器・復号 器では処理速度が低すぎるため，複数の回路を並列に用いるか，またはより消費電 力の高いLSIデバイスを利用しなければならないという問題がある． 回路の最大クロック周波数が制限される場合に，より高い処理速度を達成するた めには，並列処理の手法が有効であることが知られている．誤り訂正回路の並列化
手法としては，これまでにCRC(Cyclic Redundancy Check)符号，２元ＢＣＨ符号 の符号器・復号器，および2元畳込み符号のviterbi復号器について検討されている [8A 101. しかしながら，これらの符号はいずれも２元符号であり，ビット単位の処 理が基本であるため，処理速度はクロック周波数の並列ビット数倍にしかならない． 例えば，報告されている並列化CRC回路[9]や並列化ＢＣＨ回路[10]は，いずれも並 列数は８である.LSIのクロック周波数を50M Hz としても，それらの回路の処理速 度は400M bits/secであり，並列化しないReed-Solomon符号の処理速度とほぼ同じ 速度となる．より高い処理速度の誤り訂正回路を実現するためには，Reed-Solomon 符号などの多元符号の誤り訂正回路の並列化か必要である． 2.1.4 ディジタルマイクロ波通信システムにおける問題点 無線通信システムにおいては利用できる周波数帝城が厳しく制限されているため， 大容量化のために周波数利用効率を向上させる，すなわち帝城当たりの情報伝送速 度を大きくする努力が続けられている．多値ディジタル変調方式の一つであるQΛM
４ＳＴＭはSynchronous Transport Module(回期転送モジュール)の略.1988年に作られた国際規 格の同期ディジタルハイアラーキ(Synchronous Digital Hierarchy: SDH)における基本ビットレー ト(155,52M bits/sec)をSTM-1と呼び，そのｎ倍の速度の信号をSTM-nと呼ぶ.
は，ディジタルマイクロ波通信および音声帝城モデムの分野ですでに広く実用化さ れており[1L 121，近年では更に移動体通信や地上波ディジタルテレビ放送などにお いてもその採用が検討されている[13].変調信号を多値化するとその多情数が大き
くなるほど搬送波電力対雑音電力比(Carrier to Noise power Ratio: CNR)に対する ビット誤り率特性が劣化するとともに，機器の不完全性に伴う残留誤り率が無視で きない問題となる．誤り訂正方式はこのような問題を克服し，高品質の通信システ ムを実現する極めて有効な技術となっている.[14,15,16,171 マイクロ波通信システムでは，復調時に基準搬送波を再生する際に生じる位相不 確定性の影響を除去するため，多くの場合に差動論理が用いられる．これにより，絶 対位相検出のためのユニークワード挿入による帝城拡大を防ぐことができるため， 周波数の有効利用が可能になる．しかし，誤り訂正符号の持つ誤り訂正効果を有効 に利用するためには，差動論理回路の内側に誤り訂正回路を持たなければならない ため，位相回転により受信信号が変形した状態でも誤り訂正復号器は誤りを正しく 推定しなければならない．このような要求を満足する方式をトランスペアレントな 誤り訂正方式とよぶ．
２情位相変調(Binary Phase Shift Keying: BPSK)や４情位相変調(Quadrature Phase ShiftKeying: QPSK)を変調方式とするシステムについてはトランスペアレ ントな誤り訂正方式の一般的な構成方法が導かれている[18ﾚ しかし，QAMを変調 方式とするシステムに対しては，幾つかのトランスペアレントな誤り訂正方式が個 別に報告されてはいるものの[14]，一般的な構成法や誤り訂正符号の条件について は明らかにされていなかった．このため，誤り率特性を向上させる可能性のある誤 り訂正符号があってもそれを適用することができず，最適な誤り訂正方式を選択す ることができないという問題があった． 13
２．２ ＬＳＩにおける故障検査方式
2.2.1 組込み自己検査手法
誤り訂正符号の技術は，フォールトトレラントシステムにも応用されている．特 に，大規模集積回路(Large ScaleIC: LSI)の故障を検査するための手法やその評価 において重要な役割を果たしている. LSIの製造においては，製造装置の不完全性に起因する様々な原因で不良品が発 生する．例えば，材料となるシリコンの純度が低い場合にはシリコン結晶が部分的 に欠落すること，製造過程での微細なゴミ，酸化膜層や金属層のエッチング時間の 長短により配線が短絡あるいは切断することなどが原因としてあげられる. LSIを製造する際の不良品テストでは，チップ内のすべての素子が正常に動作し ていることを確認する必要がある.LSIのテストにテスタとよばれる外部装置を使 用する場合にはデスク自身が高価であるだけでなく，LSIの規模が大きくなる程テ ストパターンの設計や生成にかかる時間も長くなり，テストコストが増大する． このような問題の解決法の一つとして組込み自己検査(Built-ln SelfTest: BIST)
と呼ばれる手法が提案されているけ貼組込み自己検査は，図2-5の概念図に示さ れるように，LSIチップが被検査回路(Circuit under Test: CUT)に対するテスト データの発生回路とテスト結果の判定回路を内蔵しており，外部からの開始信号で テストを開始し，テスト終了後に良否判定結果信号を出力するというテストである． 被検査回路に人力されるテストデータは，十分に長い乱数系列であることが望まし い． しかし，長い真性乱数をLSI上のROM(Read only Memory)などに記憶させて おくことは回路規模の問題から現実的には不可能であるため，比較的小さい回路で 生成することが可能な疑似乱数系列をテストデータとして用いるのが一般的である． 良否の判定は，テストデータに対するCUTの出力(テストレスポンスと呼ぶ)を 圧縮回路で圧縮し，その結果を論理シミュレーションで正常回路について計算して おいた期待値と比較することにより行う．テストに必要な外部装置は，開始信号と クロック信号を供給しご一定時間後にチップから出力されるテスト結果に基づいて ４‘ １
チップの良否を最終的に判定するだけである．このように組込み自己検査は， 1.高価なLSIテスタを必要としない. 2.実使用時とほぽ同じ動作条件で実行できる. 3.チップをシステムに組み込んだ後でもテストが可能である. 4.個別にテストパターンを設計，生成する必要がない. 5.内部の多くの素子を活性化可能である． という多くのメリットを有するため，既に多くのLSIチップで採用されている 一方，デメリットとしては， 1.論理設計工程内でチップ内部にテスト回路を組み込む必要があるため，設計期 間が長引く. 2.テストデータの生成方法やテストレスポンスの圧縮方法が適当でないと，故障 を見逃す可能性がある. 3.テスト回路の分だけ全体の回路規模が増大し，LSIの面積が増加する．これに 伴いチップの歩留まりが低下する可能性がある． があげられる．１．については，組み込み自己検査回路の構成方法に関する技術開発 が進めば自然に解消される問題であると考えられる．しかし，2バこ示したように， テスト回路が適切でないと被検査回路の故障を見逃してしまう可能性が生じる．こ のような確率をエイリアス確率と呼ぶ．組込み自己検査回路を設計する際には，エ イリアス確率が十分小さくなるようにテストデータ生成回路やテストレスポンス圧 縮回路を設計する必要がある．また，3.に示すように，回路全体に対するテスト回 路の相対的な規模が大きいと，その分だけLSIの面積が増加し，チップの歩留まり が低下する可能性がある．このため，テスト回路の規模はなるべく小さいことが望 まれる．テスト回路の規模は，エイリアス確率やCUTからの出力付号数に依存す るため，それらを総合的に判断してテスト回路を設計する必要がある． 15
Ｐｓｅｕｄｏ− Ｒａｎｄｏｍ Ｐａｔｔｅｒｎ Ｇｅｎｅｒａｔｏｒ （ＰＲＰＧ） Ｔｅｓｔ ｖｅｃｔｏｒ 図２ Ｉ ¶ ︸ Ｏ ＬＳＩ Ｃｈｉｐ Ｃｊ_ｒｃｕｉｔ ｕｎｄｅｒ Ｔｅｓｔ （ＣＵＴ）
Built-in self test
Ｔｅｓｔ Ｒｅｓ ＯｎＳｅ Ｓｉｇｎａｔｕｒｅ Ａｎａﾕ．ｙｚｅｒ Ｓｉｇｎａｔｕｒｅ ｒこ Ｓｉｇｎａｔｕｒｅ ｆｏｒ Ｆａｕｌｔ− ｆｒｅｅ Ｃｉｒｃｕｉｔ technique. ａｒｅ ＲＯＭ 2.2.2 シグネチャ解析法 組込み自己検査の性能を決定する最も重要な回路がテストレスポンス圧縮回路で ある．圧縮回路の構成方法として各種の方法が検討されているが，エイリアス確率を 小さくする意味においてシグネチャ解析法と呼ばれる方法が最も有効である[2o].シ
グネチャ解析法は線形帰還シフトレジスタ(Linear Feedback Sh汀tRφster: LFSR) を圧縮回路として用いる方法で，圧縮結果をシグネチャ，圧縮回路をシグネチャ解
析器と呼ぶ．
ＣＵＴの出力が一つである場合，一般にシグネチャ解析器は図2-6に示されるよう
な単一人カシフトレジスタ(Sinﾎﾟe lnput Shift Register: SISR)で構成される．また， ＣＵＴの出力が複数である場合には，図2-7のような多大カシフトレジスタ(Multil)1e lnput Shift Register: MISR)や複数のMISRを適切に組み合わせた図2-8のような
多重化MISR(Multiple MISRs)[2几多入力LFSR(Multi-input LFSR: MLFSR)[22] などが用いられる，これらの図において，ｅはＧＦ(２)上の加算器，すなわち２入力 排他的論理和回路である．ｍ段のSISRおよびMISRにおいて，フィードバック多
式 項 φ(l･)二？71十9m-ly71￣1十‥'十!71ヱ十go， (2-12) は，ＧＦ(２)上のｍ次多項式で与えられる．すなわち，多項式の各係数が 馬･∈{0,1}＝GF(2)，j＝m−1,‥･，1,0， (2-13) で与えられる． 多入力シグネチャ解析器の一つであるMISRの問題点は，エイリアス確率が比較 的高いことである【23】.MISRに比べてMISRやMLFSRを用いた方がエイリアス 確串が改善されることが報告されている[22,24]･
図2-6: Single input shift register (SISR).，
図2-7: Multiple input shift register (MISR)
また，これまでに提案されている各種のシグネチャ解析器を統一的に表現する一
般化LFSR(Generalized Linear Feedback ShiftReかter: GLFSR)の概念が提案され ている[絹.GLFSR(白絹は，図2-9に示されるようなざ入力，ｍ段のLFSRを表し， そのフィードバック多項式 Φ(･o ＝ j？十!7m−1y"￣1＋゜‥十j71z十!7o， 島･ＥＧＦ(２δ)，ｊ ° ｍ − １･'・･･１･０ ７ １ (2↓1)
図2-8: Multiple MISRs.
罰 ･ ㎜ − ’ − ■ ･ (2-17) (2-18) はＧＦヅ)上の汀t次多項式で与えられる.CUTから出力されてGLFSRへ人力され るざビットの信号は，ＧＦ(ｙ)の元とみなされる.GLFsRの概念により，slsRΛIlsR， 多重化MISR等の各種のシグネチャ解析器は，以下のように統一的に表現すること ができる．図2-9以降の図において，二重の枠で囲まれた加算器は拡大体Ｇ几勁)上 の加算器であることを表している．また，シフトレジスタの各記憶素子が二重の枠 で囲まれている場合は，ＧＦ(ｙ)の元を記憶する回路であり，並列な測固のD-フリッ プフロップなどで構成される．
SISR:m段のSISRはGLFSR(1,m)で表され，そのフィードバック多項式はGFは)
上のｍ次多項式
φ脳)＝ご十弘一1f￣1十…十91J十弘 (2一白 で与えられる. MISR:m人力のMISRのフィードバック多項式φ(J)がＧれ2)上のｍ次原始多項 式で与えられる場合には，フィードバック多項式がＧＦ(２゛)上の１次多項式 小脳)＝ぷ十a， (2-16)で与えられるGLFSR(m,1)と等価になる．ただし，ａはＧＦ(ｒ)の原始元で
ある．
多重化MISR:フィードバック多項式Φ(J)が
φレ)＝Φ1(削φ2(妁‥･軋(牡
のように副固の既約多項式に分解できるLFSRは，もとのLFSRをい固の小さ
いLFSRに分解したものと等価になる．ただし，分解された各LFSRのフィー
ドバック多項式はち(J)づ＝1ユ…串で与えられる．例えば，ＧＦヅ)上の
フィードバック多項式が
φ(ぶ)＝ (J十司(2;十ぷ)‥･(z十♂) 191 − ● ¶ I 一 一 ● ● ● ●●● 図２-９： ＧＬＦＳＲ (δ,ｍ) 20
で与えれるGLFSR(δ.㈲は，ｍ個のみ入力MISRを多重に用いた場合と等価
である．
例として，図2-10に回2-7のMISRと等価なGLFSR(3,1)を示し，図2-11に図2-8 の多重化MISRと等価なGLFSR(3,3)を示す．また，図2-12にはGLFSR(2,2)で表 わされるMLFSR5を示す． 図2-10: MISR in GLFSR (3､1)expression. GLFSRへの入力信号の長さ(テスト長)をGF(2j)上でノシンボル，すなわちＭ ビットとすると，GLFSR隅ｍ)のシグネチャはＧＦ(㈹上の(リー㈲誤り訂正符号 のシンドロームに対応する．表2-1に，幾つかのシグネチャ解析器に対し，GLFSR で一般化された表現，および対応する誤り訂正符号のクラスを示す．ただし，喪中 の心．は誤り訂正符号の最小距離を表す． 5 MLFSR とは，ＧＦ(２゛)上のｍ次原始多項式(ｍと2゛−1が互いに素)をフィードバック多項式 として持つ，δ入力，ｍ段のLFSRである．表2-1: GLFSR compression and error con七rol codin， -一一一一 -−−‥･ ＧＬＦＳＲ parameters slgnature analyzer ｅｒｒｏｒ control code ｊ＝１、ｍ＝１． ｜Φけ)＝Ｊ十1 over GF(2) ／ arbitrarv ざ＝１,ｍ≧１ Φ(ヱ);primitive over GF(2) Ｚ 一 一 2”l − 1 ざ≧Ｌ埓＝１ φ(㈲ニぷ十ひ over GF(2j) ／＝２δ−１ ざ＞１､ｍ＞１ ＿ ＿ Φ(刈＝ Ｈ ／＝ｙ−１
苫1(J十ぷ)overGF(㈹
ざ＞１､ｍ＞１ − − Φ(jr);primitiveoverGF(2゛)/＝(2尚−1)/(2へ1)
21 parity SISR MISR multiple MISRs ＭＬＦＳＲ single parity check code Hamming code Ｒｅｅｄ-Ｓｏｌｏｍｏｎ ｃｏｄｅ (心心＝2) Ｒｅｅｄ-ＳＯｌｏｍｏｎ code (心心− 7刀 ＋ 1） non-binary ｃｏｄｅ図2-1 1: Multiple MISRs in GLFSR (3、3)expression. 図2-12: MLFSR in GLFSR (2，2)expression. GLFSRのエイリアス確率は対応する誤り訂正符号の誤り見逃し確率に等しいた め，対応する誤り訂正符号の重み分布とCUTの誤りモデルがわかれば，エイリア ス確率を求めることができる.CUTの誤りモデルとしては，図2-13に示されるよ うな独立誤りモデル（誤りの発生確率が時間的かつ空間的に独立），図2-↓4に示さ れるような2j元対称誤りモデル（誤りの発生確率が時間的に独立，空間的には相関 がある）などが考えられる.MLFSRや多重化MISRについては，独立誤りモデル や対称誤りモデルに対するエイリアス確率が導かれている． 以上のことから，誤りモデルに対応する重み分布が求められれば，エイリアス確 率を最小化するフィードバック多項式の設計が原理的に可能であることがわかる．例 えば，Reed-Solomon符号などは，符号を構成する体上でのHamming重み分布が求 められる6ため，2゛元対称誤りモデルに対しては最適な多重化MISRを設計するこ ６任意の符号に対して，その符号に属するすべての符号語の重みを調べることにより，原理的には 重み分布が求められるが，情報点数の多い符号の場合この方法で重み分布を求めることは実際には 難しい．しかし，Reed-Solomon符号など幾つかのクラスの符号に関しては，杵けを構成する体.ﾋで 22
● ■ − ■ . ’ ■ ･ ･ ’ ０ １ ０ ２ ０ ６ ０ 工 ０ 卜p − 一 1 1-p ０ ] ． ●●● I-p 23 ０ 工 ０ １ ０ １ とが可能である．しかしながら，任意の符号に対して，２元重み分布やHamnling重 み分布を計算することは一般に難しい．さらに，誤りモデルが異なる場合には部分 体上での重み分布などが必要になるが，ほとんどの符号においてそのような重み分 布を求めることは非常に困難である．
図2-13: lndependent error model
2.2.3 多出力回路の故障検査における問題点 前章で示したように，CUTの出力が複数の場合には，エイリアス確率を小さくす る意味でMLFSRや多重化MISRが適当なシグネチャ解析器であることが報告され ている[22, 24].これらのシグネチャ解析器は内部にｍ個のＧＦ(㈹上の乗算器を有 し，それらがシグネチャ解析器全体の回路規模のかなりの部分を占める．これらの の重み分布を現実に計算することができる．
-・・０ ６ p/(26-1 1“P 1-p ００ ・・０ ００ ・・１ ●●一 １１ ・・ １ ０１０２¨Ｏ ００ ００ ･･工 ●一● ]ユ・・１ 図2-14: Symmetric errormode1. 乗算器の回路規模は乗算係数(定数)の値により若干異なるが，平均すると刑こ比例 した大きさとなる(付録Ａ)．このため，CUTの出力信号数が非常に大きい場合に は，シグネチャ解析器に要する回路規模は線形以上に増大するという問題がある． 一方，規模が大きいCUTではその中の論理回路が幾つかの部分に分割される場 合が多い．例えば，基板上での実装面積を小さくするために，幾つかの独立した機 能ブロックを１チップの大規模集積回路上に搭載することは少なくない．このよう な場合には，出力信号は幾つかのクラスタに分けられ，一つの故障により生じる誤 りは一つのクラスタ内に限られる．さらに，クラスタ内での誤り確率が誤りパター ンによらず一定であると仮定すれば，独立な複数の対称誤りモデルでモデル化する ことができる．図2-15は，出力がざビットずつ亙個のクラスタに分割でき，各クラ スタが等確率の対称誤りモデルで表される場合の誤りモデルを示す． 図2-15のような誤りモデルを仮定した場合に，CUTの全出力∬ざビットを並列に 入力するようなMLFSRや多重化MISRを構成すると，前述の理由から検査回路の 回路規模が非常に大きくなる．また，エイリアス確率を計算するためにはＧ戸2肖) 上の符号における部分体ＧＦ(㈹上でのHamming重み分布が必要となる．しかし． 24
ｄ − ¶ ¶ ０ ５ p/(28-1 O （H-1）5+2 p/(2り 1-p ？ ● Ｉ ●● ・・O 1-p 1-p Ｈ６
図2- 15: Clustered error model
25 ００・・０ ００ ･●工 ●・・ ＬＬ・・１ ００・・０ ００ ・・１ ●・一 ].工・・１ Ｏ １０２¨Ｏ ００ ●● ００ ･･工 ・・● 土工・・工 O （H-1）8十】 ００･･０ ００ ・・１ ●●● LL・・1
このような重み分布を求めることは非常に困難であり，最適なシグネチャ解析器を 設計することが難しい．これらの問題を解決するため，各クラスタのそれぞれに独 立にざ人力のシグネチャ解析器を適用することが考えられるが，このようにした場合 でも回路規模は＃に比例して増大してしまい，チップ上での検査回路に要する面積 が大きくなることが予想される． 26
-３ ″ｌ・ 誤
J訂正回路の並列化技術とその光通信システムヘの
応用 ３．１ 本章の目的 情報を高速で通信するシステムでは，データ伝送速度に対応して高速に動作する 誤り訂正装置の実現が重要な課題となっている．誤り訂正装置は，一般にクロック 信号に同期して動作する同期回路である．このため装置の処理速度は，それが実装 される回路のクロック周波数に依存する．これまでにLSI化されている高速誤り訂 正回路のほとんどは，ビット毎またはシンボル毎に処理が行われる．このため，ク ロック周波数を￡Hz，符号を構成するガロア体の大きさ(位数)をｒとすると，符 号化復号回路の処理速度はそれぞれ￡bits/secまたはml bits/secとなる．しかしな がら，最大クロック周波数は回路を実装するLSIデバイスの物理的特性と設計ルー ルにより決まるため，処理速度を任意に高くすることができない． この問題は，複数の符号シンボルを並列に処理する回路を構成することにより解決することができる，これまでにCRC(Cyclic Redundancy Check)符号，２元BCH
符号など一部の符号の符号器･復号器およびviterbiアルゴリズムを用いた復号器に 対して，並列回路の提案がなされている[8Λ1o]，このような並列化のアプローチ は，高速な回路を設計する際に有効な手法であるといえる．しかしながら，vit,erbi アルゴリズムに対する並列化手法を除けば，狭いクラスの２元符号にしか並列化手 法が検討されていない．また，viterbiアルゴリズムも多くは拘束長の比較的短い畳 み込み符号の復号器に用いられている7. 本章では，複数のシンボルを並列に処理する巡回符号の符号器と復号器の一般的 な構成法を提案する．巡回符号は，広いクラスの符号であり，実用化されている誤り 訂正符号の多くが巡回符号に含まれる8.ここで提案する並列化手法は２元杵引こも 7 viterbiアルゴリズムはブロック符号の最尤復号に適用することができるが，回路規模の制約か ら民生用の誤り訂正装置にはあまり用いられていない．民生用の誤り訂正LSIでvitel･biアルゴリズ ムが適用されて場合，ほとんどが拘束長９以下の畳み込み符号の復号器である.
8 Hamming符号，ＢＣＨ符号，Reed-Solomon符号，CRC(Cyclic Redundancy Check)符号等は 27
− - − − 28 多元符号にも適用することが可能であり，並列処理するビットまたはシンボル数万 を符号長以下で任意の値に設定することができ心，ＧＦ(ｒ)上の符号の杵り器，復号 器の処理速度はｍＬＨ bits/secとなるが，通常の符号器・復号器を∬個並列に用い た場合に比べて，回路規模をかなり小さくすることができる．次に，Reed-SOlomon 符号と２元BCH符号の並列符号器，復号器を設計し，回路規模，処理遅延およびク リティカルパスの長さについて検討を行う． ３．２ 並列符号器の回路構成 巡回符号Ｃは，第2.1節に示したＧれ2㈹上の(n湖符号とする．この章で提案 する並列化手法は任意の大きさのガロア体ＧＦ(９)上の符号に適用することができる が，ここでは９＝ｒとして以下の検討を行う．これは，提案手法による並列化回路 を２値論理回路を用いて具体的に示すためである．また，実用化されているほとん どすべての巡回符号はｒ元符号(m＝1,2,3,…)である． 並列符号器とは，図3-1のブロック図に示すように，抒情のＧれｒ)のシンボル が並列処理されるような符号器である．また，このような並列符号器のタイミング チャートを図3-2に示す．この図に示されるように／￨青報んシンボルは抒個の部分 系列に分けられて並列に人力され，符号語ｎシンボルもまた＃個の部分系列として 並列に出力される．このため，通常の符号器では情報シンボルが入力され始めてか らパリティ検査シンボルが出力されるまでにたクロックを要するが，並列杵号器に おいては｢訓クロック9を要するだけである． 回路構成 このような動作を実現する並列符号器の具体的な回路構成を図3-3に示す．ただ し，この図は並列数∬がｎ−かを割り切る場合の例となっている．この回路は，相 互に接続する亙個のフィードバックループにより構成される．それぞれのフィード 巡回符号である． ９｢邱は」以上の最小の整数．
〃 r l i j
H-parallel output
図3- 1: Block diagram of paranel encoder.
且笠
linformation l ｜ １ − − ｜暗
｜ １ Γ − ﹁ − １ １ Ｉ ｜ ら ｜ codeword ！ ｜ ｜ #1-0 #2-0 #3-0 ｜ ｜ #1-I #2-1 #3-1 ｌ ｜図3-2: Timing chart for parallel encoder.
29 H,parallel lnput inputW(0) inputW山 ● ● ● inputW（H’1） outputC（O） output C （1） ● ● ● output C （H’1）
バックループは｢弓削段のシフトレジスタを有する．ただし，ｎ−丸が万で割り切れ なｏ場合には，図3-3において低次(左)側の｢弓削万づn−丸｣個のレジスタと，そ れらに人力されるフィードバック信号，およびそのフィードバック信号が入力され る乗算器と加算器の部分が不要になる．このような場合には，後述の図3-5のように 外側の(皇川づ万一丸)個のフィードバックループ上のシフトレジスタが｢リリー１ 段になり，残りのフィードバックループは｢皆1段のシフトレジスタを有すること になる． また，万が万一だより大きい場合，図3-3の符号器は，それぞれが１段のシフ トレジスタを持つｎ一則固のフィードバックループになる．ただし，この場合に は万個の人力信号系列のうち，Ｗ(ｺﾞ)(j＝n−ｋ，ｎ−だ−1ぺ‥,万一1)に含まれ る各シンボルは，フィードバック信号には加算されず，そのままｎ一則固の乗算器 ×冊)(y＝oよ…,ｎ−丸−1)に人力され，Σ貼1(×嶮)の乗算結果]が第i番目のレ ジスタに入力される構成となる．このように，並列敷瓦は符号長ｎ以下であればど のような値でもよい． ● ● ● ● ● ● ● ● ● ● ● ● ● ● ● ● ● ● ● ● ● 一一−一犬∩
几
clonlr()1 signal へ ・二
十
ノ 于 門叩 むCI･･ぐ 帛←ｻﾀﾞ ﾉ
匹言ノ
_
二
二ｎ □ｍ゛タ ＭＵＸ ｒ蔀 Ｃ円 汗白 ＬＪｍＭＵＸ Ｓ ●「「 」６’ 六白言 斗心旨ご
か･･○○
inpul WM-￨， W‘ W: ゜ ’図3-3: Architecture for paranel encoder
入出力甘号 並列符号器に人力されるんシンボルの情報は，シリアルーパラレル変換器などによ りあらかじめ次のように∬個の部分清報系列に分割されているものとする． Ｗ（O ） H/べＤ U八万ぺ） 一 一 一 一 -叫7j,−1叫(a−1)j7， 1 1 ' ， tZJn−た＋H，tlJnl−た)， (扨n−1･＋(a−1)j7＋1，111，1j4z−1十/j＋1，U/n−1＋1)， （UJn−Ar十aff−1，‥’，7jJ?2＿＆十2jf−I ，拓ｎ＿だ十77−1八 (3-1) (3-2) (3-3) ただし，ａ＝｢馴とし，貼＝o(j≧n)はダミーシンボルである．すなわち，情報シ ンボル数んが並列数∬で割り切れない場合には，符号化の際に適当な個数のダミー シンボルが付加されて符号化される．ただし，これらのダミーシンボルは，符号化 後に取り去ればよいので，通常の符号器の帝城拡大率より高くなることはない．ま た，これらの各部分系列のシンボルは，連続的に符号器に入力される．∬個のシン ボル ljみ1＿1＋iH、UJnl＿た＋仔7十h・・・、IZJn＿＆十(i＋1)j7−h (i＝α−1,…,1,o)は，同じクロックサイクルで同時に人力される． 一方，72シンボルの符号語もj召固の部分符号語系列に分割された形で出力される． C(o) Ｃ出 C(//−リ ただし，ゎ -一 一 一 一 (UJ71−＆十(a−1)jf・'・・・UJn一jc･ pn−A,−Ｈｌｐ,,万−Az−2!f，‘‥Jj,1−た−bH)， (7zみ1−1十(ａ−１圃十ｈ‥・・ｇｎ−１十1・ pyl−を−jj-ﾄＩ，pn万一＆−２ｆｆ＋１，‥・，ｐｎ−１−&召十】) (tZJn＿1十Qj/−1， 1 1 1 ，UJ71−1＋lf−1， pn−を−Ｉ，ｐｎ−１−／ｊ−１，‥'，ｐｎ−１−(６−１圃−１)・
＝｢ﾂﾞ1であり，巧
＝o(j＜o)はダミ ︱ りＪ (3-4) (3-5) (3-6) −シンボルである．フィードバック信号の乗算 並列符号器は坦n−ん)個のＧＦ(ｒ)上の定数乗算器を有し，図3-3において×戻 で示される．乗算係数房の値は，次式を満足するＧれ2勺の元として一意に求める ことができる． ヱ４一ん＋j｀ -一 一 ぶ仇-＿rrn￣k￣l十…十詐〕ｚ十一〕mod G(ヱ) j°0よ…．Ｈ − 1. (3-7) 例えば，図3-3における一番外側のループのフィードバック信号に掛けられるｎ−ん 個の係数は，生成多項式の係数に等しく，
／
一 一 佑， ｉ＝Ｏ、１、‥・、ｎ一た−１ (3-8) である．また，その次のループのフィードバック信号に掛けられるｎ一心個の係数 は，生成多項式の係数から次式のように計算される． /＝9n−&−I!7i十!7i-1， i＝1，2,‥・，n−IC−1 17ﾑ1）＝ g71−k−XgQ 動作原理 (3-9) (3JO) この並列符号器は従来の符号器と同様に全部でｎ−０固のレジスタを有する1≒ この並列符号器での毎クロックのレジスタの内容に注目すると，従来の符号器での μクロック毎のレジスタの内容と全く等しいことがわかる．すなわち，従来の符号 器における亙回のシフト操作が，並列符号器では１クロックで行われていることに なる．この結果，最後の亙個の情報シンボルが並列符号器に入力された１クロック 後にｎ一円固のパリティ検査シンボルが計算され，「ｿﾞ1クロックサイクル内に並列 に出力される．一例としてど＝２の場合について，従来の符号器での＃クロック 毎のシフトレジスタ内の状態変化と並列符号器での１クロック毎の状態変化が等し くなることの証明を付録Ｂに示す． 1o各レジスタは例えばｍ個の並列なＤフリップフロップにより構成され，１つのレジスタは１個 のＧＦ(２円の元を記憶する． 32並列符号器の構成例 巡回符号の代表的な例として，理論的にも実用的にも非常に重要なReed-Solomon 符号について並列符号器の回路構成を具体的に示す． 図3-4と図3-5は，ともにGF(28)上の(255,251)Reed-Solomon符号の並列符号器 の回路構成を示している． 図3-4は並列数＃を２とした場合の並列符号器の回路図である．この場合の人力 信号系列Ｗ(ｏ),Ｗ圃と出力信号系列C(o),び1)は，それぞれ，次のようになる． 肺べo) 甲田 Ｃ(Ｏ) Ｃ田 ＝(uﾉ254μzﾉ252ぐ'‘，uﾉ6i tz74)1 ＝(0， 7j7253，‥・，ijJ7，勁5)， ＝(7jJ254， Uj252， ‥‘，lzJ6，uJ4,p2,po)， ＝(0，7jJ253，‥・，tzJ?， lj/5,p3,p1)， 萌ＥＧＦ(２８)，ｉ＝４，５，‥・，２５４ ｐｉＥＧＦ(２８)，ｉ＝０， １，‥・，４． (3J) (3-12) (3-13) (3-14) (3-15) (3-16) また，図3-5は，同じReed-SOlomon符号について並列数＃を３として並列符号 器を構成したときの回路図である．この場合の入力信号系列Ｗ(ｏ),Ｗ匹W(2)と出力 信号系列C(o)で匹C(2)は，それぞれ，次のようになる． W'(O) Uﾊﾟ1) Hﾊﾞ2) C(o) (ﾌ田 Ｃ閲 -一 一 -一 一 一 一 (11J253，tzJ250，｀・畠，tzJ?， UJ4)， (tむ254， tzJ251，‘‘‘jzJ8，UJ5)1 (0，彷252，‥・，7j79， zlj6)， (7jJ253， 7jJ250， ‥・，7jJ7，UJ4，pl， 0) (萌!54，扨251，‥‘，7jJ8，7jJ5，p2， 0) (0，籾252，‥・，7jJ9， 1zJ6，p3， po)， (3-17) (3-18) (3-19) (3-20) (3-21) (3-22) ２元符号の場合でも，同様に並列符号器を構成することができる．２元符号の場合 には符号器における定数乗算器がＧれ2)上の乗算器となるため，Reed-Solomon符 33
４ -｀-ｐご ！ ｜ input W円Vｆ 図3-4: Paralle1RS encoder (m＝8,n−ん＝4,亙＝2)･ 号などのように複雑な乗算回路を必要としない1≒この結果，符号器全体の回路規 模においてシフトレジスタ部の占める割合が多元符号の場合より高くなり，並列化 による回路規模の増加が多元符号より緩やかになる． 3.3 並列復号器の回路構成 巡回符号は広いクラスの符号であるため，これまでに数多くの復号法が報告されて いる[1,25,26,27,28,29,30,31,32,33J.ここでは，最も標準的な復号法圃25, 26] について並列復号器の構成方法を示す．この復号法は，多くの実用的な誤り訂正回 路で採用されている方法であり，Reed-SOlomon符号などの非２元符号を含むすべて のBCH符号に適用できる.BCH符号以外の符号を含めたすべての巡回符号に適用 できる復号法について検討するのは実用性の観点からはあまり意味を持たない．ま た，ここでは詳細な議論を省くが，これまでに提案されている他の復号法の多くに 34 11×1の場合には結線し、xOの場合には結線しないだけで、ＧＦ(２)上の定数乗算器は実現できる．
／￢ 、ハ ／ '￣￣｀￣￣kンconm)l slgnal 1 ｙ
ニドー
二言
ｒ 「 （］ 〉☆つ
U-ソ い
フ
暖
暖
吠
濯
ぺ
濯 咲
暖
暖
吠㈲
硝
ブ
｜ □゛５ ＭＵＸ∇千∇∇ビ
Ｓプ⊃
二
Ｄ ｌ ｊ こ Ｄ ▽ノ ＭＵＸ Ｓノ
Ｄ ﾚ￣］ 。才 。才 。才MUX｜ ｜ ｜ゲ 几辻
input W閲Ｗ圃Ｗ間 図3-5: Paranel RS encoder (m＝8,n−た＝4,1f＝3) 35ついては同様に並列復号器を構成することができる． 提案する並列復号器は，符号器と同様に∬シンボルを並列に入出力するため，処 理速度がｍＬＨbits/secとなる．なお，ここで提案する並列復号器は，復号処理の全 体を並列化しようとするものである．すなわち，受信信号が並列に入力され，復号 結果の符号認も並列に出力され，全体の処理速度がｍＬ胆bits/sec)となる．この並 列復号器の構成は，よく知られているユークリッドアルゴリズム[25]やBerlekamP アルゴリズム固]と同時に適用できるだけでなく12 ，誤り位置多項式計算の並列化 アルゴリズム[34]とも同時に利用することができる． この章では，符号ｃはBCH符号とし，生成多項式はぶ万代…ｙＪ−-２のす ４てを根として持つ最小次数のＧれ2門上の多項式であるものとする．ただし，ｎ は2゛−1の約数であり，ａは位数ｎのＧＦ(２゛)の元である． 受信シンボルを並列に復号する復号器では，入出力および内部での処理が図3-6 に示されるようなタイミングで行われる必要がある．ここで，ｎシンボルからなる 受信認は並列符号化器の出力にあわせて，次のような∬個の部分受俗語系列に分割 されて，(｢蛸十(ﾂﾞ1)×＃一八シンボルのダミーシンボルとともに復号器に入力 される． 召(o) 沢山 召(召￣1) 一 一 一 一 一 一 (ｒｎ−＆＋(ａ−Ｉ)Ｈ，万 ・ ‘ ‘ ・ ｒｎ−ｈ ｒｎ−１−ｊ７，ｒｎ＿Ｊｅ−２ｊｆ，‥・，ｒｎ＿ｌｃ−t)H)１ (ｒｎ−１＋(ａ−１圃十１ぐ‘‘・ｒｎ−１＋１， ｒ７ｚ−たー/i＋1，ryl＿1−2jj＋1，・・・，rn＿＆一bH十１) （ｒｎ−だ＋ａＨ−1，‘‘｀，rn＿1＋j7−1， ｒｎｌ＿んーいｒｎ＿ん一打−１ 陥一匹(6-1)Ｈ−1)
ただし，rj＝0(j＜Oj≧n)はダミービットである．
(3-23) (3-24) (3-25) 12これらのアルゴリズムはシンドロームから誤り位置多項式などを導出するためのアルゴリズムで あるが，提案する並列復号器は誤り位置多項式の計算アルゴリズムには依存しな･， 36inputR(o) input R 一一・ (1) inputR(H￣1) ｜ outputE【o】￣i ∼ output C ・・１ ∼ outputC (1) (Ｈ４) ｜ ｜ ｜ ｜ ｜ ｜ ｜
旧
１− ￨received sequencei ｜ lsyndrome lcalculation − − ｜ ｜げT≒
にﾆ昌ご）o゜“I
lerror-locator polynomial −lerror location ＆e『｢or value lestimation，error correction ！ codeword ｜ ｢゛￣￣delay length ｜ l -→1
図3-6: Tinling chart for parallel decoder.
このような並列処理を実現する復号器は，図3-7に示すように６つの部分回路から 構成される．この並列復号器において従来の逐次復号器と構成が異なる回路は，シ ンドローム計算回路，誤り位置検出回路，遅延回路の３つである．また，誤り数値 計算回路と誤り訂正実行回路は従来の回路を多重化する必要があるが，誤り位置多 項式計算回路は従来と全く同じ構成でよい．以下に並列回路における各回路の構成 方法を詳細に示す．ただし，例として示す回路図は，いずれも亙＝２とした場合の (255,251)Reed-Solomon符号の並列復号器における回路である． input 田くいＩ ぐ ︱ Ｒ Ｒ Ｒ (日
図3-7: Block diagram for parallel decoder.
1.シンドローム計算回路 シンドロームは受信語多項式煩幻に生成多項式G(z)の根ぶｙ+１､…ｙ+ら.-2 を代入して計算される．受信シンボルが逐次的に入力される場合には、次式の 繰り返し演算に基づきシンドロームを計算することができる． 尽 一 一 煩 ･） 38
一 一 （ ｊ ((rn−laJ＋rn_2)aj＋rn_3)・‥)aJ＋ro 一 一 Zj十1，‥・j＋dmj71 − 2， (3-26) このような回路は，図3-8のような繰り返し積和演算回路により実現される． 叩沁 ＩＩ ｎｄｒｏｍｅ ¨ＯＳ１ S2 S3 S4 図3-8: Syndrome calculator(dm函＝５) 一方，並列復号器では．Ｈ-並列に入力される受信語からシンドロームを求める ため，j割固の部分受信語系列に対応する多項式JR圈(z)(/l＝0,1,…．Ｈ−1)に， 生成多項式の根を代入し，最後にそれぞれの式の値を加算することによりシン ドロームを求める．部゛)(z)｢ぬ＝O,1,…,｣17−1)にぷを代入したときの値は，つ ぎのように繰り返し積和計算で求められることがわかる． 馬 一 一 一 一 泌励(よ) ＝ Σ りぷj rぶ尺防） ((･"((r71-&十(Q−I)j7十μjfJ‘＋rn−&十(a-2圃＋Ja ＋7･n−た十(a−3)召＋ll)・'･).､､Hj＋rn−1-1田十八)ａｙ 7/−l Σ 八＝0 Σj抑〕(aJ)，j＝り十い‥ｊ十心６−２ jり (3-27) (3-28) このような演算を実現する回路は，図3-9ように，胆ｎ−ん)個の修正された繰 39
り返し積和演算回路とｎ一則固のj7-入力加算器により構成される．
図3-9: Modified syndrome calculator(心i。＝5,月｢＝2｣
2.誤り位置多項式計算回路 この回路は，復号器に人出力される信号の形態に直接影響を与えないため，通
