전도 공정은 유전막 위에 금속막을 증착해 전기적 신호를 전달하는 능동소자를 만든 후 (능동)소자들을 연결하는 패턴을 형성하는 모든 공정의 총칭이다. 좋은 전기 전도를 위해 와이어는 대부분 금속 재료를 사용하여 만들어지므로 흔히 금속화 공정이라고 합니다. 장치 간 배선 과정에서는 1990년대에 집적도가 VLSI 레벨에서 ULSI 레벨로 높아지면서 칩 내 신호선 수가 급격히 늘어나 MLM(다단계 금속화)이 필요하게 되었습니다. ☞ 그림 7S. 2장 및 8장 3 .
접점 형성 – 금속과 전도성 물질의 접촉입니다. 접점 형성 – 금속과 전도성 물질의 접촉입니다. 따라서 배선 공정은 집적화 공정의 마지막 단계로, 칩 상단에 전기 전도성이 좋은 알루미늄이나 구리 등의 금속 재료를 사용해 진행된다.
ULSI 수준의 통합 공정에서 배선 재료 변경이 필요합니다.
취약한 단차 피복성 ☞ Figure 3S.4 & Figure 7S.7
열이력 *2 (Thermal Budget)의 제한
식각 후 세정(Descum) 공정에서 발생하는 Mouse Bite
구리 배선
Interconnection & Metallization with Copper
구리 박막 적층
Copper Deposition
구리 배선 Patterning
Copper Patterning for Interconnection
평탄화 공정
Planarization
Chemical Mechanical Polishing
배선 재료로서의 구리의 이점
Electromigration
구리와 종래의 Aluminum Patterning 공정의 차별성
상감(象嵌; Damascene, Inlay) 기법
확산 방지막(Diffusion Barrier Layer)과 Seed Layer의 적층
확산 방지막(Barrier Metal Layer)
- 전해액 내 전류 밀도(Current Density)가 가장 균일한 영역을 확보하여야 한다 ☞ Figure 7S.21 - 균일한 전류 밀도 범위를 적용한 경우와 지나치게 높거나 낮은 경우의 Seed Layer 적층 결과를
- DC 전압과 Pulsed DC 전압 ☞ Table 7S.8
- 전해액의 (질량) 밀도
- 전해액 내 각종 유/무기물의 배합(Chemistry)과 적층 조건 제어
- 전해액 내 각종 유/무기물의 배합(Chemistry)과 적층 조건 제어 - Contact Hole을 채우는 과정에서 수직 방향 적층 속도
시드층 적층 및 구리 적층(계속) 3) 전해질의 산성도. 일반적으로 전해질의 산도가 높을수록(pH 값이 낮을수록) Gap Fill 효과가 좋아집니다. ☞ 그림 7S.23 그러나 포화점이 있다고 해서 항상 좋아지는 것은 아닙니다. 일반적으로 전해질의 밀도가 높을수록 Gap Fill 효과가 좋아지고 산성도와 마찬가지로 포화 밀도가 나타납니다(그림 7S.23의 그래프와 유사).
콘택홀 하부부터 상부까지 순차적으로 구리를 쌓아 홀을 메우기 위해서는 전해질 내 (유/무기) 첨가제의 세밀한 조절이 필요하다 ☞ 그림 7S.26 (a). 홀이 완전히 채워지기 전에 홀 상단에 구리가 먼저 증착되면 홀 상단에 구리가 과충전되어 불완전한 접점 또는 비아가 형성됩니다. ☞ 그림 7S.26 (b). 콘택홀에 구리를 적층할 때 수직 적층 속도 DRV는 수평 속도 DRH보다 훨씬 빨라야 하므로 적층 조건을 적절하게 조절해야 한다. ☞ 그림 7S.27.
수평 속도가 일정할 때 정량적으로 AR의 약 2배입니다. 시드층 적층 및 구리 적층(계속). b) 과도한 스태킹과 잔여물이 없는 CMP 후 SEM 사진. Brooks, "구리 다마신 처리" - 튜토리얼(AMD 제공), 2006년 5월 http://www.appliedmaterials.com/files/video_files/Bulk-fill-hb.mp4.
구리 배선 Patterning – 재료의 변화에 따른 배선 조합 공정의 변화
구리 Patterning
이중 상감 (Dual Damascene) 공정
평탄화(Planarization) 공정
평탄화 공정 (계속)
충분한 평탄화 효과를 얻기 위해서는 평탄화된 USG 필름 위에 USG 필름을 다시 코팅하고 다시 스퍼터링하여 토폴로지를 가볍게 하는 것이 가능하지만 이는 공정이 번거롭다는 단점이 있습니다. SOG는 SiO2(Glass)보다 유동성이 높기 때문에 USG와 SOG를 교대로 사용하여 틈새를 메우는 평탄화법을 사용할 수 있다. 그러나 이 방법은 공정을 더욱 복잡하게 만드는 단점도 있다(a).
CMP(Chemical Mechanical Polishing)
CMP 공정의 원리 – 개요
CMP (계속)
CMP 장치의 핵심 요소 *1
연마(Polishing)
연마의 물리적 요소
경도(Hardness), 2) 다공성(Porosity), 3) 적절한 표면 거칠기
CMP 공정에서는 다양한 결함의 원인을 분석하여 사전 조치가 필요하며, 시료에 묻어있지 않은 잔여물의 경우 CMP 후 세척이 매우 중요합니다. CMP 공정은 표면 거칠기를 제거할 수 있다는 장점이 있지만, 입자 크기를 잘 조절하지 못하면 오히려 표면 거칠기를 손상시킬 수 있어 주의가 필요하다.
전기적 방법
CMP는 청결을 유지해야 하는 청정지역에 많은 폐기물이나 오염물질이 누출되는 과정이다. 따라서 CMP 공정 중은 물론 공정 후에도 세정 시 세심한 주의가 필요합니다. 앞서 우리는 CMP 공정에서 발생할 수 있는 불량에 대해 살펴보았습니다. CMP 공정 중 다양한 불량이 발생하지 않도록 대책이 필요하다. 그러나 CMP 공정 후 남아있는 연마재 찌꺼기, 슬러리, 기타 제품 등은 다양한 요인으로 인해 발생하므로 Backing을 제거해야 합니다. 초순수(DIW; 탈이온수)*1로 린스 노즐을 통해 세척하고, 특수 브러시를 사용하여 기계적 방법(스크러빙)으로 웨이퍼 전체 표면의 잔여물을 제거합니다.
1 전기적으로 액체인 이온 원소(비저항 > 18 MW∙cm @ 25°C)를 제거한 상태의 물은 집적 회로 제조 시설에서 필수 세척제 및 희석제로 사용됩니다. IC 양산공장에서는 일반적으로 물을 DW수라고 부른다. 자체 변환장비를 갖추고 생산라인으로 직접 납품됩니다. 일부 오염 물질은 약한 결합(물리적 흡착)을 통해 표면에 달라붙지 않지만 화학적으로 결합(화학 흡착)되어 쉽게 제거되지 않으므로 세척액에 NH4OH, HF, 계면활성제 등을 첨가하여 결합을 약화시킵니다. 표면에 부착된 오염물질을 제거하기 위해 초음파(초음파) 또는 메가소닉파(MHz 주파수의 파동)를 사용할 수 있습니다. ☞ 그림 7S.44. 일반적인 세척과정과 마찬가지로 1차 세척 후 헹굼과정은 필수입니다. 특히 실리콘 기판과 같은 소수성 소재의 경우 웨이퍼 위에서 작은 물방울이 말라붙어 흔히 '워터마크'라고 불리는 오염을 유발합니다. 워터마크를 남기기 때문에 초순수나 IPA(이소프로필알코올; C3H8O)로 헹구고 건조시켜 적극적으로 워터마크를 제거해야 합니다. CMP 공정 전과 후의 웨이퍼 상태를 "Dry-in/Dry-out"으로 표현하는데, 이는 CMP 공정 시작 시 웨이퍼의 상태와 최종 세정 시의 상태를 의미한다.
