Chapter 07 Cu Patterning & CMP

(1)

Chapter 07 Cu Patterning & CMP

(구리 Patterning과 CMP)

07.01 Copper Deposition ^{(구리 적층)}

07.02 Copper Patterning

(구리 Patterning)

(2)

07.01 Copper Deposition

^{(구리 증착)}

(3)

집적공정의 배선 재료

• 배선 재료로서의 구리의 이점

. 집적도 증가에 따른 Aluminum의 대체 재료로서의 필요성 대두 90년대 중∙후반에 걸쳐 회로의 ULSI의 집적도 시대로 접어들면서 기억소자 Chip의 크기가 점점 커지게 되었고, MPU의 속도는 Giga Hz 수준으로 접어들게 됨에 따라 전통적으로 배선 재료로 사용해 왔던 Aluminum의 저항과 물성이 한계치에 이르게 됨에 따라 전기적 성질이 더 우수한 구리가 새로운 배선 재료로 쓰이게 되었다

. 우수한 전도성 ☞ Table 7S.1

전통적으로 사용해 왔던 Aluminum보다 전도성이 우수

. Electromigration에 대한 내성이 높음

사용 중 전류의 국부적 밀집의 영향으로 생기는 물질 이동 현상인 Electromigration(이하 ‘EM’으로 약함)에 대한 내성이 Aluminum보다

뛰어난데, 구리가 Aluminum보다 융점이 훨씬 더 높고 확산 계수(Self-Diffusion Coefficient)는 낮은데 따른 것이며 온도에 따른 열팽창 계수도 Aluminum보다 낮다 ☞ Table 7S.1

• Electromigration

. 배선에 신호선 불량이 발생하는 것은 지속적 전기 흐름에 장시간 노출되는 금속 신호선이 과열되는 경우 공동(Void) 등의 결함이 발생, 이런 현상이 점점 심해지는 경우 신호선이 더 이상 신호 전달 기능을 할 수 없을 만큼 심하게 파손되거나 끊어지는 현상이 나타나게 되는데, 이러한 결함의 원인이 되는 물질 이동 (Mass Transport) 현상을 Electromigration이라고 한다 ☞ Figure 7S.1

. 집적공정에서는 같은 금속 재료라도 아주 얇은 막을 사용하게 되므로 융점보다 훨씬 낮은 온도에서도 이러한 물질 이동 현상을 볼 수 있는데, 재료에 필연적으로 존재하는 공공(空孔 ; Vacancy) 등의 점결함(點缺陷 ; Point Defect), 전위(轉位 ; Dislocation), 다결정의 입계(粒界 ; Grain Boundary) 등의 선결함(線缺陷) 같은 결함들이 이러한 물질 이동이 용이하도록 도와주기 때문이다

. EM은 부분적인 과열 현상이 점점 심해져서 신호선의 일부분이 패이거나 끊어지는 형태로 나타나게 되는데, 단위 면적 당 전류로 나타내는 전류 밀도가 신호선이 견딜 수 있는 한계를 넘어서는 경우 발생하게 된다

*1 B. Brooks, “Copper Damascene Processing,” - Tutorial (at AMD), May 2006, ^*3 S. Vaidya, D. B. Fraser, and A. K. Sinha, “Electromigration Resistance of Fine Line Al.” Proceedings of the 18th Annual Reliability Physics Symposium, IEEE, New York, 1980, p165

Metal

Property Al Cu W

융점 (°C) 660 1083 3410

공기 중 산화성 속도 빠름

(자체 보호 산화막)

속도 늦음

(자체 보호 없음) 안정 선저항

(Resistivity ; mW∙cm)

Crystalline 2.82 1.77 5.6

As-Deposited 3.0 ~ 3.3^*2 1.8 ~ 2.0 8 ~ 11 자기 확산계수(Self-Diffusion Coefficient)

@ 100 °C (cm²/s) 2.1 x 10^-20 2.1 x 10^-30 NA 열팽창계수

(Coefficient of Thermal Expansion ; 1/°C) 24 x 10^-6 17 x 10^-6 4.3 x 10^-6

*2 Alloy (w/ Si & Cu)

Table 7S.1 집적공정에서 배선 재료로 사용되는 금속의 물성^*1

Figure 7S.1 Al-0.5% Cu 배선의 EM에 의한 신호선 손상의 주사 전자 현미경 사진^*3

(4)

• 구리와 종래의 Aluminum Patterning 공정의 차별성

. Patterning에서 배운 것처럼 Aluminum은 Halogen (Chlorine, Fluorine) 계열 원소들을 식각제로 사용하는 건식 식각으로 Halide(Chloride, Fluoride 등)를 생성시켜 필요한 부분만 남기고 필요 없는 나머지 부분을 제거하는 방식의 Patterning 공정이 가능하지만, 구리의 Halide는 상온에서 고체로 존재하므로 식각 속도가 Al의 ~1/10 정도에 지나지 않아 전통 방법에 따른 식각 공정이 불가능하다

e.g. CuCl2의 기화 온도(Boiling Point)는 993 °C

. 이에 따라 구리를 배선 재료로 사용하기 위해서는 종래의 Aluminum을 식각하는 방식의 일반적 건식 식각과는 다른 공정 방법이 개발되어야만 한다

. 또한 Copper를 증착하는 방법도 종래의 PVD(Sputtering)나 CVD 방법이 용이하지 않음에 따라 ECD(Electrochemical Deposition, 또는 Electroplating) 등 전기적 도금 방법이나 전기를 사용 하지 않고 도금하는 방식인 침적 도금(Electroless Plating)을 응용하게 되었다

• 상감 기법(Damascene or Inlay Technique)

. 종래의 배선 공정은 대상 배선 재료(대부분 Aluminum)를 절연막 위에 증착한 다음 배선 박막에 대한 Lithography/Etch 공정을 통해 Pattern을 형성하게 되는데, 이렇게 신호선이 될 부분만을 남기고 나머지 불필요한 부분을 제거하는 공정이므로 감재 공정(Subtractive Process)이라고 부르며, 이러한 Patterning 방식은 배선 공정뿐만 아니라 대부분의 전도막 Pattern을 형성하는 일반적인 공정 기술이다

. 그러나 앞서 언급한 바와 같이 Aluminum보다 여러가지로 우수한 전기적 성질로 인해 새로운 배선 재료로서 필요성 때문에 선택이 불가피하게 된 Copper는 종래의 감재 식각 방법 으로 Patterning이 불가능하므로, CMP(Chemical Mechanical Polishing) 공정의 등장과 함께 Copper를 배선으로 사용하기 위한 Patterning은 필요 없는 부분을 깎아 내는 방법이 아니라 신호선이 만들어질 자리를 미리 식각한 이후에 Copper를 심어 넣는 방법(Inlay)으로 Pattern을 형성하는 기법을 택하게 되었으며, 이러한 기법은 인류가 옛날부터 생활 주변의 여러가지 물건들을 장식하는데 응용하던 기법인 상감 기법으로 그 유래를 찾을 수 있다 ☞ Figure 7S.2

. 우리나라에서도 이미 고려 시대의 귀중한 유물인 청자에 그림이나 무늬를 새겨 넣을 때 도자기 면 위에 물감으로 문양을 그려 덧씌우는 대신 빈 자리(음각)에 문양을 새겨 넣는 기법이 적용되었는데, 이를 상감 기법이라고 하며 이러한 방식으로 문양이나 그림을 새겨 넣은 청자를 상감 청자라고 부른다 (12 세기 후반으로 추정)

배선 재료의 변화와 그에 따른 Patterning 공정의 변화

(b)

(a) (c)

Figure 7S.2 상감 기법을 활용한 여러가지 유물 (a) 고려시대 상감 청자, (b) 중세 Spain의 접시, (c) 총신에 새겨진 금속 문양

(5)

배선 재료의 변화에 따른 집적 공정의 변화

Copper Patterning 공정

. 앞서 언급한 내용을 토대로 Copper를 적용하는 배선 공정 전체의 순서를 정리하면 다음과 같다 (상감 공정을 위한 Copper 증착 및 Patterning 공정 순서) 1) 절연막(산화막, 저유전율 박막 등) 증착

2) 절연막 (Copper 배선이 될 자리) 감광(감광제 도포 → UV Exposure → 감광) 및 식각, 감광막 제거 (여기까지는 앞서 배운 일반적인 Patterning 공정)

종래 감재 식각 공정에서는 절연막을 대상으로 Patterning 공정이 필요가 없었으나, Cu Patterning을 위한 상감 공정에서는 Copper 배선이 차지할 자리를 미리 마련해 주어야 한다 ☞ Figure 7S.3

3) 확산 방지막(Barrier Layer) 증착 4) Seed Layer 증착

5) Copper 증착(ECD : Electrochemical Deposition) 6) Backside Clean (+ Bevel Etch)

7) Anneal 8) CMP

다층 배선구조인 경우 1) ~ 8)의 공정을 각 배선층마다 반복 ☞ Figure 7S.4

• 다층 배선(MLM ; Multi-Level Metallization) . 배선층과 절연막 층을 번갈아 겹쳐 쌓은 구조로서 상하 층간 접속은 층간 절연막(ILD) 사이에 형성된 Contact Hole(혹은 Via)을 통해 연결 ☞ Figure 7S.4

. 다층 배선이 필요한 이유

- 교차 배선을 가능하게 해 주므로 회로 설계의 자유도 향상

- 배선의 다층화에 의한 집적도 향상

- 배선에 수반되는 신호 지연 시간 감소, 동작 속도 향상 (배선 길이 단축, 저항과 기생 용량 감소)

Figure 7S.4 Intel의 8층 금속 배선 구조 Figure 7S.3 상감(Damascene) 기법을 이용한 Patterning 공정의 순서

(6)

배선 재료의 변화에 따른 박막 형성 공정의 변화

• 배선 재료의 변화와 그에 따른 박막 증착 공정의 변화

. 앞서 설명한 1) ~ 8) 사이의 공정 중에서 Copper 배선이 차지할 자리를 식각해야 한다는 사실만 제외한다면 1), 2)의 증착과’Patterning 공정은 종래의 공정 기술을 그대로 적용하므로 본 장에서는 3) ~ 8)의 공정에 대해 설명하기로 한다

• 확산 방지막(Diffusion Barrier Layer)과 Seed Layer의 증착

. 후속 열처리 공정 등에 의해, 혹은 Chip의 사용 중 가열로 인해 Contact Hole에 재워져 있는 Copper가 확산에 유리한 조건이 조성되는 경우 이웃한 막으로 확산이 일어날 수 있으므로 Hole 바닥이나 측벽을 따라 Copper가 확산하는 것을 방지할 목적으로 얇은 확산 방지막(Barrier Layer)을 형성하고, 이후에 Copper가 잘 증착되도록 접착 역할을 하는 Seed Layer를 Copper에 앞서 먼저 증착하게 된다

. Barrier Layer 증착을 위해서 Sputtering을 적용하는 경우, 층덮임을 개선하여 Overhang이나 Shadow 영역 등이 생기지 않게 하여 Contact Hole 깊은 곳까지 대상 원소들이 고르게 증착되게 하기 위해서는 증착 원자들의 직진성이 요구되므로 Collimation PVD, Ionized PVD 공정을 활용, Target으로부터 Contact Hole이나 Via의 바닥을 향하는 방향으로 직진성 과 평균 자유 행로(Mean Free Path)를 증가시켜 주어야 한다

☞ Figure 7S.5 & 7S.6, Chapter 6 TFD, Sputtering 공정을 이용하는 박막 증착 공정의 응용

. 최근의 추세는 Reactive Sputtering에 의한 PVD Titanium Nitride의 피복성(Step Coverage)이 나쁘므로, 이를 개선하기 위하여 유동성이 높아 피복성이 우수한 금속의 유기 화합물을 Source로 사용하는 MOCVD(Metalorganic CVD) 공정을 많이 사용한다

☞ Figure 7S.7 & 7S.8

Figure 7S.6 Shadow에 의한 증착 불량을 보여주는 주사 전자 현미경 사진

0.3 mm IPVD Titanium

AR ~ 7 Figure 7S.5 Barrier와 Seed Layer 증착(PVD) 시

평균 자유 행로의 제한에 의한 층덮임 Shadowed

Region Overhangs Target

직진성↑, 평균 자유 행로↑

(7)

배선 재료의 변화에 따른 박막 형성 공정의 변화 (계속)

• 확산 방지막(Barrier Metal Layer)

. 확산 방지막으로는 주로 TiN^*1, 혹은 Ti/TiN^*2의 이중 박막을 사용

^{*1, 2} Ti와 TiN의 융점은 각각 1668 °C와 2930 °C로 매우 높다

. 종래에는 이들 박막을 PVD공정으로 소화하였는데, 일반적인 Sputtering 공정은 SC가 낮다는 문제를 안고 있으므로 이를 개선하기 위해 Collimation, Ionization 등으로 개량된 PVD 공정을 이용한다 ☞ Chapter 6 TFD, Sputtering 공정을 이용하는 박막 증착 공정의 응용

. 90년대 초∙중반에 들어서면서 미세화에 따른 더 얇은 박막의 요구가 증대됨에 따라 MOCVD, Inorganic Ti/TiN 증착 등의 공정 방법이 등장하였는데, 이들 공정이 점차 안정화됨에 따라 종래의 PVD 공정을 대체할 수 있게 되었다

. 확산 방지막 증착 공정

오른쪽에 PVD, MOCVD, Inorganic CVD 공정에 의한 각 확산 방지막 증착 공정의 장∙단점을 비교 ☞ Table 7S.1

1) MOCVD ☞ Figure 7S.7

- TDMAT(Tetrakis(dimethylamino) Titanium)라는 Metal Organic Source를 원료로 하여 Titanium Nitride 막을 얻는다

- 350 °C 이상의 온도에서 열 분해(Thermal Decomposition >)에 의해 증착 (증착 속도 ~ 300 Å /min)

Ti[N(CH3)2]4 → TiN(C) + HN(CH3)2 + H2NCH3 + HN(CH2)2 (7S.1)

- Step Coverage가 PVD 공정의 경우보다 상대적으로 우수하나, 공기 중의 탄소나 산소 등을 만나 저항이 증가하는 문제가 있으며, 후속 Plasma 처리를 통해 비정질 구조를 다결정 구조로 변화시켜 주면 저항이 감소한다

공정 방법 장점 단점

PVD (Sputtering)

Conventional . 검증된 생산성

. 공정의 성숙도 . Step Coverage 불량 Collimation . Step Coverage 양호 . 증착 속도가 낮음

. 오염 위험성 Ionization . Step Coverage 우수 . 공정 균일도가 낮음 MOCVD . Step Coverage 우수 . 공기 중에 노출되는 경우

C, O₂ 등에 불안정 (면저항 증가) Inorganic . Step Coverage 가장 우수 . 고온 공정

Table 7S.1 여러가지 Barrier Layer 증착 공정의 장단점 비교

Figure 7S.7 Ti/TiN Barrier Layer by MOCVD

MOCVDCopper

Ti/TiN

(8)

• 확산 방지막 (계속)

. 확산 방지막 증착 공정 (계속) 2) Inorganic CVD ☞ Figure 7S.8

- TiCl4를 Precursor(Source)로 사용하여 Plasma 분위기에서 PECVD로 증착

- Titanium과 Titanium Nitride는 각각 Plasma 분위기와 열 분위기에서 다음과 같이 분해되어 증착되는데, Ti은 Silicon 계면에서 Silicon을 만나 TiSi2를 형성하게 된다

TiCl4 + 2H2 → Ti + 4HCl (7S.2)

6TiCl4 + 8NH3 → 6TiN + 24HCl + N2 (7S.3)

- 이때 Silicon이 반응 생성물인 염산(HCl)을 만나 부식될 염려가 있으므로 주의가 필요하다

. Barrier/Seed Layer 증착 과정에서 앞서 언급한 Shadow나 Overhang에 의해 Copper Seed Layer 증착이 끝난 뒤 Void 등의 결함이 생성된다 ☞ Figure 7S.9

. 이러한 결함들은 Barrier Layer의 불완전한 증착에도 기인하지만 Seed Layer 증착 과정에서 Shadow나 Overhang 등의 결함이 없었다 하더라도 Seed Layer 증착 과정에서 조절해야 할 여러가지 변수들에 의해서도 발생할 수 있다

*1 B. Brooks, “Copper Damascene Processing,” - Tutorial (at AMD), May 2006

Figure 7S.8 Titanium Barrier Layer by Inorganic CVD . 0.35 μm, AR of 4 . SC ~90%

Figure 7S.9 Barrier Layer 증착 시 생성된 (a) Overhang, (b) Shadow에 의한 Cu Seed Layer 증착 이후의 Void 생성 (AR 4.8인 0.3 mm Vias)^*1

Shadow에 의한 Void Overhang에 의한 Void

배선 재료의 변화에 따른 박막 형성 공정의 변화 (계속)

(9)

• Copper Plating 공정

. Seed Layer 적층과 Copper 적층 - 적층의 주안점

좁고 깊은 Contact Hole울 결함(Void) 없이 Copper로 채워 넣는 것이 중요한데 , 이것을 흔히 “Gap Fill”이라고 부른다 ☞ Figure 7S.10

- 아래에 전기 화학적 방법으로 전해액 내에서 Wafer에 구리를 적층하는 ECD(Electrochemical Deposition ; 전기화학적 적층) 공정의 원리^*1를 도식화 ☞ Figure 7S.11

*1 일반적인 전해 도금의 원리와 동일

- Gap Fill에 영향을 미치는 ECD 공정의 주요 요소 1) 전류 밀도(Current Density)

2) 전원(의 종류) ; DC vs. Pulsed DC 3) 전해액의 산성도(Acidity) 4) 전해액의 (질량) 밀도

5) 전해액 내 각종 유/무기물^*2의 배합(Chemistry) ^*2 원활한 Gap Fill을 위해 전해액 내에 여러 종류의 유/무기물을 혼합한다

- ECD에 의한 Seed Layer 증착은 제어 대상 공정 변수가 많아 매우 까다로운 공정

- 전류 밀도와 전원, 산성도 등이 주요한 인자들이며, 전해액 속 에 포함되는 각종 유/무기물의 역할도 매우 중요하다

Figure 7S.10 Seed Layer가 적층된 Contact Electroplated

Copper

Seed Layer Barrier

Layer

Figure 7S.11 ECD에 의한 Copper Plating 원리도

Cathode (Reduction) Current Path

Anode (Oxidation)

Cu²⁺+ 2e^-  Cu Cu Cu²⁺+ 2e^-

e^- e^- e^- e^-

Cu²⁺

V0

Electrolyte CuSO4

Cu²⁺

A Ammeter

Surface Area [Current Density] = [Current] / [Surface Area]

배선 재료의 변화에 따른 박막 형성 공정의 변화 (계속)

(10)

• Copper Plating 공정 (계속)

. Seed Layer 적층과 Copper 적층 (계속)

1) 전해액 내 전류 밀도(Current Density)가 가장 균일한 영역을 확보하여야 한다 ☞ Figure 7S.12 - Figure 7S.13에 균일한 전류 밀도 범위를 적용한 경우와 지나치게 높거나 낮은 경우의 Seed Layer 증착의 결과를 비교하여 예시

2) DC 전압과 Pulsed DC 전압 ☞ Table 7S.2

- 전압을 지속적으로 가하는 경우에는 첨가제의 흡착이 잘 일어나지만, Pulsed DC 전압을 가하는 경우에는 Copper의 이동이 활발하게 되므로 좁은 Contact을 바닥부터 채워 점차 윗부분을 채우는 경우 두 현상 간의 균형을 제어할 필요가 있다

배선 재료의 변화에 따른 박막 형성 공정의 변화 (계속)

Figure 7S.13^*1 연속된 Trench에 증착된 Seed Layer (a) 결함 없이 채워진 상태, (b) 높은 전류 밀도에 의한 결함, (c) 낮은 전류 밀도에 의한 결함 0.18 μm Via, AR of 5.1

(a) (b) 0.18 μm Via, AR of 5.1 (c) 0.35μm Via, 4.3:1 AR

Voids 전원 Copper 이동 Additive

Adsorption

Bottom-Up Fill Direct Current

(DC) - + 0

Pulse DC + - 0

Table 7S.2 전원에 따른 적층 양상 변화

Figure 7S.12 최적의 Gap Fill을 위한 전류 밀도 범위 선택 Bad

Good

Gap Fill

Current Density

Low High

Current Density Range Optimum Gap Fill of

(11)

• Copper Plating 공정 (계속) . 전류 밀도의 균일성 제어

- 앞서 설명한 것처럼 반응조(Plating Bath) 내에서 국부적인 전류 밀도를 차이가 나지 않도록 균일하게 제어하는 것이 중요한데, 국부적 전류 밀도가 차이를 종점 효과(Terminal Effect) 라고 한다 ☞ Figure 7S.14

- Figure 7S.14는 시간에 따라 종점 효과가 점점 약화되어 국부적인 차이가 없이 Wafer의 직경 방향을 따라 모든 지역에서 안정적으로 균일한 분포 를 보이는 예를 보여주고 있다

- 최근에는 이러한 국부적인 전류 밀도의 차이를 최소화하기 위해 단일 전극이 아닌 다중 전극 반응조(Multi-Electrode Plating Reactor)를 장착한 장비가 개발되기도 하였는데, 다중 전극(양극, Anode)을 장착 하여 국부적인 전류 밀도 차이를 최소화하는 것은 물론, Figure 7S.14 에서 보인 것 처럼 전류 밀도 차이가 안정화하는데 필요한 시간을 단축 하는 효과도 있다 (대기 시간이 없으므로 생산성 향상)

- 다중 전극 반응조는 Wafer의 중심을 원의 중심으로 삼는 직경이 서로 다른 여러 개의 동심원으로 이루어진 전극과 각 전극을 전기적으로 분리 할 수 있는 전해액 분리용 절연 물질(Dielectric Separator)을 반응조에 장착한 것으로서, 각 절연재에 의해 분리된 전해액이 마치 여러 개의 전극(양극)을 배치한 것과 같은 효과를 나타내게 되고, 각 전극에 의해 서로 다른 전류 밀도(전압)의 분포가 나타나는 효과를 중첩시켜 Wafer 직경을 따라 균일한 전류 밀도 분포가 형성되도록 조절함으로써 국부적 전류 밀도의 차이를 최소화하는 효과를 나타낸다 ☞ Figure 7S.16

배선 재료의 변화에 따른 박막 형성 공정의 변화 (계속)

0 5 s 15 s 30 s 60 s 120 s

Current Density (Arbitrary Scale)

Wafer Radius (mm) Plating Time

(0, 0) (0, 300)

Figure 7S.14 종점 효과 - 시간에 따른 국부적 전류 밀도의 차이와 시간에 따른 균일화^*1

(12)

• Copper Plating 공정 (계속) . 다중 전극(양극) 반응조

- 반응조 내에 동심원을 이루는 다중 전극 및 각 전극 사이를 채우는 전해액을 분리하는 절연막을 배치한 반응조 ☞ Figure 7S.15 (b)

배선 재료의 변화에 따른 박막 형성 공정의 변화 (계속)

Figure 7S.15 (a) 종래의 단일 전극 반응조와 (b) 다중 전극 반응조의 전극을 비교한 모식도^*1 Dielectric

Electrolyte Virtual

Anodes

Physical Anodes (Concentric Annular)

Wafer

(a) Conventional Reactor

Electrolyte

Dielectric Separators

(b) Multi-Electrode Reactor

(13)

배선 재료의 변화에 따른 박막 형성 공정의 변화 (계속)

. 다중 전극을 배치하여 Wafer 전면에 고르게 전류 밀도를 유지하여 준다

. 각 전극에 의해 나타나는 전류 밀도의 특성을 적절히 조합하면 Wafer직경 방향을 따라 전 지역에 걸쳐 고른 전압을 형성할 수 있다는 것을 보여 준다 ☞ Figure 7S.16

. 하나의 양극으로 반응조를 구성한 경우의 위치에 따른 전압 분포가 Figure 7S.16에서 Anode 4로 표시한 곡선인데, Wafer의 직경 방향을 따라 전압 분포가 심하게 차이를 보이고 있다 (Wafer 양단과 중심부의 전압 차이가 매우 큼)

. Figure 7S.16의 가장 위에 있는 곡선( )은 Anode 1 ~ 4의 4개의 전극에 의해 전해액 속에서 나타나는 서로 다른 4 개의 위치에 따른 전압 분포의 합을 나타낸 것으로서, 그 결과가 Wafer 직경 방향을 따라 고르게 전압이 작용하는 것을 보여 주고 있다

Superimposed Electric Field of Anodes 1 ~ 4

-120 -100 -80 -60 -40 -20 0 20 40 60 80 100 120 Wafer Diameter (mm)

Normalized Voltage at Cathode (V)

Anode 1 Anode 2

Anode 3

Anode 4

Figure 7S.16 다중 전극에 의해 형성되는 전류 밀도의 조합에 의한 균일 전류 밀도^*1

(14)

. Seed Layer 적층과 Copper 적층 (계속) 3) 전해액의 산성도

- 일반적으로 전해액의 산성도는 높을수록(pH 값이 낮을수록) Gap Fill 효과가 양호하다 ☞ Figure 7S.17 다만 포화 영역(Saturation Point)이 존재하므로 마냥 좋아지지 않는다

- 산성도에 따른 Gap Fill 결과의 차이를 예시, pH 2인 경우에 결함이 발생 ☞ Figure 7S.18 (a) (산성도의 최적치는 여러가지 공정 변수에 따라 달라질 수 있음에 유의)

4) 전해액의 (질량) 밀도

- 일반적으로 전해액의 밀도 역시 높을수록 Gap Fill 효과가 양호하며, 산성도와 마찬가지로 포화 밀도가 존재하는 양상을 보인다 (Figure 7S.17의 Graph와 비슷한 양상)

- 밀도가 낮은 (전해액 내의 Copper의 양이 상대적으로 적은) 경우 결함이 생기는 것을 볼 수 있으며, 또한 밀도의 최적치도 다른 공정 변수들에 따라 상대적으로 변한다 ☞ Figure 7S.19

*1, 2 B. Brooks, “Copper Damascene Processing,” - Tutorial (at AMD), May 2006

배선 재료의 변화에 따른 박막 형성 공정의 변화 (계속)

Figure 7S.18^*1 산성도에 따른 0.18 mm Contact Hole에서의 Gap Fill 결과 사진 (a) pH 2, (b) pH 3 0.18 mm, AR 5.1

(a) pH 2 (b) pH 3 0.18 mm, AR 5.1

Figure 7S.19^*2 전해액 밀도가 낮은 경우 발샌한 결함 (0.35 mm Via) 0.35μm Via 4.3:1 AR Figure 7S.17 Gap Fill과 전해액 산성도와의 상관관계

Good

Bad

Acidity(산성도) →

Gap Fill

포화 영역 (Saturation)

(15)

4) 전해액 내 각종 유/무기물의 배합(Chemistry)과 적층 조건 제어

- Figure 7S.11에 나타낸 것처럼 전해액은 Copper의 공급원이 되는 Copper Sulfide(CuSO4)가 주성분이지만, 그 외에도 산도를 조절을 위해 염산(HCl), 황산(H2SO4) 등의 산이 섞여 있으며 Aspect Ratio가 큰 Contact Hole이나 Via에서 밑바닥부터 가지런히 구리 박막이 채워지도록 Trench 측면과 바닥면의 적층 속도를 조절하기 위한 가속제(Accelerator), 억제제(Suppressor), 평활제(Leveler) 등이 유기물 형태로 첨가된다

- Contact Hole 바닥부터 순차적으로 Copper가 적층되어 윗부분까지 Hole을 채우도록 하기 위해서 전해액 내의 (유/무기) 첨가물들에 대한 섬세한 제어가 필요하다 ☞ Figure 7S.20 (a)

- 만일 Hole이 다 채워지기 전에 Hole의 윗부분에 Copper가 먼저 적층된다면 Figure 7S.20 (b)와 같은 양상으로 Hole 내부가 다 채워지지 않은 상태에서 Hole 상부에 먼저 Copper가 과적되어 불완전한 Contact이나 Via가 형성될 것이다

- Contact Hole 내부에 Copper가 적층되는 동안에는 수직 방향의 적층 속도 DRV가 수평 방향의 속도 DRH보다 훨씬 빨라야 하므로 적절히 적층 조건을 제어하여야 한다 ☞ Figure 7S.21

Gap Fill 단계에서 수평 방향과 수직 방향으로의 적층 속도 제어(조건) ☞ Figure 7S.21 & Last 6 Slides in Appendix

DRV ˂ DRH (7S.4)

정량적으로는 수평 방향의 속도가 일정할 때 Hole의 폭과 깊이의 비 (Aspect Ratio)의 대략 2x (2배)

DRV ≅ 2 DRH x AR (7S.5)

배선 재료의 변화에 따른 박막 형성 공정의 변화 (계속)

Figure 7S.20^*1 Copper 적층 시 (a) Hole 내부가 적절히 채워진 경우, (b) 내부가 채워지기 전에 표면에 과적된 Copper

Figure 7S.21 수직 방향의 적층 속도 DRV와 수평 방향의 속도 DRH 간의 제어

Copper DRH

DRV

DRH

(16)

4) 전해액 내 각종 유/무기물의 배합(Chemistry)과 적층 조건 제어

- Contact Hole을 채우는 과정에서 지나치게 수직 방향의 적층 속도 DRV가 지나치게 빨라도 문제가 될 수 있는데, 후속 CMP 공정 이후에도 잔류물이 존재할 정도로 Hole의 상부가 너무 많이 채워지는 과적(Overburden, 혹은 Overplating) 현상이 일어나기 때문이다

☞ Figure 7S.20 (a), (b), Figure 7S.22

* Figure 7S.20 (a)의 경우 Hole은 빈틈없이 채워졌지만 과적층의 문제가 후속 CMP 공정에 부담을 주어 Figure 7S.22의 경우와 마찬가지로 CMP 공정의 성패를 좌우할 수 있는 요소가 될 여지가 있다 ☞ Figure 7S.22 (a), (b)

- 과적층 현상이 제어되어 나타나지 않는 경우 CMP 이후의 잔류물도 없음을 Figure 7.22, 7.23 (b) 등의 사진을 통해 확인할 수 있다

*1, 2 & 3 B. Brooks, “Copper Damascene Processing,” - Tutorial (at AMD), May 2006

배선 재료의 변화에 따른 박막 형성 공정의 변화 (계속)

평활한 적층

Figure 7S.23^*2 적절히 첨가 유기물이 제어된 경우의 평활한 적층

Figure 7S.22^*1 평활제(Leveler)가 불충분하거나 평활제의 역할이 불충분하여 과적 발생 Overplating

Figure 7S.24^*3 (a) 과적층으로 인한 CMP이후의 Copper 잔류물

(b) 과적층이 없는 경우의 CMP 이후 잔류물 없는 경우의 SEM 사진 CMP 이후

Copper 잔류물 (a)

CMP 이후 Contact Hole 주변 Copper 잔류물 없음 (b)

Chapter 07 Cu Patterning & CMP