Pada awal perkembangan elektronika digital, semua gerbang logika disusun dari komponen-komponen diskrit: tabung (vacuum tube) atau transistor dan ta-han-an (R), induktor (L) dan kapasitor (C). Setelah penemuan transistor, tabung sudah tidak digunakan dalam rangkaian logika dan bahkan transistor sebagai komponen diskrit (komponen berdiri sendiri) pun hampir tidak digunakan dalam rangkaian logika. Kemajuan teknologi elektronika, khususnya dalam fabrikasi, menggantikan rangkaian logika komponen diskrit yang cukup kompleks dengan rangkaian terpa-du (Integrated Circuit), yang untuk pembahasan selanjutnya disingkat dengan IC. Ini membuat pembangunan rangkaian logika menjadi jauh lebih sederhana. Rang-kaian terpadu dibangun pada serpih (chip) silikon yang kecil, dan setiap serpihnya dapat menampung beberapa ger-bang logika.
Berdasarkan kerumitan (complexity) rangkaian digital yang dikandungnya, serpih-serpih rangkaian terpadu (IC) dapat dikategorikan ke dalam 5 skala pema-du-an (integration scale):*]
• skala kecil (Small Scale Integration, SSI), dengan kandungan 1 - 10 gerbang
• skala menengah (Medium Scale Integration, MSI), dengan kandungan 10 - 100 gerbang
• skala Besar (Large Scale Integration, LSI), dengan kandungan 100-1.000 ger-bang
• skala sangat besar (Very Large Scale Integration, VLSI), dengan kandungan 1.000-10.000 gerbang
• skala ultra besar (Ultra Large Scale Integration, ULSI), dengan kandungan lebih dari 10.000 gerbang
A.1 Rumpun Gerbang Logika
Dari segi rangkaian elektronika yang membentuknya, rangkaian terpadu ger-bang-gerbang logika yang paling banyak digunakan dapat dikelompokkan ke dalam 8 rumpun (keluarga), yaitu: RTL (Resistor-Transistor Logic), DTL (Diode-Transistor Logic), TTL ((Diode-Transistor-(Diode-Transistor Logic), CTL (Complementary-Tran-sistor Logic), ECL
(Emitter-Coupled Logic), MOS (Metal-Oxide Semicon-ductor), CMOS (Complementary Metal-Oxide Semiconductor), I2L (Integrated Injection Logic). Masing-masing rumpun gerbang logika ini mempunyai watak kerja yang berbeda. Secara umum watak/ciri (karakteristik) gerbang logika di-jelaskan oleh: tegangan ambang (threshold voltage), waktu tunda (delay time), disipasi daya (power dissipation), batas derau (noise margin), aras tegangan logika (logic voltage level), fan-in dan fan-out, suhu kerja (operating tempera-ture).
Aras Tegangan Logika (Logic Voltage Level) adalah aras tegangan untuk logika 1 dan logika 0.
Tegangan Ambang (Threshold Voltage) adalah aras tegangan masukan yang membuat rangkaian berubah
keadaan (status) dari logika 0 ke logika 1 dan sebaliknya. Secara praktis dapat diasumsikan tegangan ambang se-bagai harga tengah kedua tegangan logika 1 dan tegangan logika 0.
Waktu Tunda (Delay Time) adalah waktu antara dikenakannya sinyal pada ma-suk-an sampai dengan
munculnya perubahan keadaan keluaran yang diaki-batkan masukan itu. Jadi, waktu yang dibutuhkan bagi perubahan sinyal masukan untuk merambat mencapai keluaran sehingga juga disebut sebagai waktu tunda-an rambat (propagation delay time). Kece-patan Operasi (Ope-r-ating Speed) merupakan kebalikan dari waktu tunda ini.
Disipasi Daya (Power Dissipation) adalah daya yang dibutuhkan (digunakan) oleh gerbang bila beroperasi
dengan “duty cycle” 50 % pada frekuensi ter-tentu.
Batas Derau (Noise Margin) adalah simpangan maksimum dari aras tegangan nominal logika 0 dan logika 1
yang masih dapat diterima oleh gerbang tanpa mengubah keadaannya. Dapat juga disebut sebagai harga mini-mum sinyal derau yang dapat mengubah sinyal keluaran ke keadaan yang tidak diharap-kan. Jadi batas derau
ini merupakan beda tegangan antara aras tegangan logika masukan dengan tegangan ambang.
Fan-In adalah cacah hubungan masukan yang disediakan untuk suatu gerbang logika dan
Fan-Out adalah cacah beban standar yang dapat diasut/digerakkan oleh keluaran suatu gerbang logika standar
tanpa mengubah kinerjanya. Dengan beban standar dimaksudkan sebagai beban (arus) yang dibutuhkan oleh suatu masukan standar. Jadi dapat disebutkan bahwa fan-out adalah cacah ger-bang sejenis yang dapat dihubungkan kepada keluaran gerbang logika.
Suhu Kerja (Operating Temperature) adalah suhu yang memungkinkan rangkai-an bekerja dengan baik.
Biasanya suku kerja dinyatakan dalam range, mi-sal-nya 0 : +70° C untuk penggunaan industri (industry grade) dan -5 : +125° C untuk penggunaan militer.
Gerbang logika yang dibuat dalam bentuk rangkaian diskrit, yaitu rangkaian dari komponen-komponen terpisah resistor, dioda dan transistor, RTL dan DTL. Gerbang logika dasar yang paling banyak digunakan adalah rumpun TTL, ECL MOS, dan CMOS. Rumpun MOS dan I2L terutama dibuat dalam ukuran LSI dan VLSI, sedangkan rumpun yang lain dalam semua skala padu. Pada Tabel A.1 di-tunjukkan perbandingan ciri/sifat umum jenis-jenis ini.
Tabel A.1 Ciri umum gerbang-gerbang Logika
Rumpun Logika Gerbang Dasar Waktu tunda (ns) Disipasi daya (mW) Batas derau tipikal (Volt) Fan-in tipikal Fan-out tipikal Harga relatif per gerbang RTL NOR 50 10 0,2 3 4 sedang DTL NAND 25 15 0,7 8 8 sedang TTL NAND 10 20 0,4 8 12 murah CTL AND 5 50 0,4 5 25 mahal
ECL OR/NOR 2 50 0,4 5 25 mahal
MOS NAND 250 <1 2,5 10 5 sangat murah
CMOS NOR dan
NAND 30 5x10-5 ±0,45 VDD 10 100 murah
I2L NOR 40 < 1 0,35 - 8 sangat murah
A.2 Transistor sebagai saklar
Dasar untuk memahami rangkaian elektronika gerbang logika adalah prinsip kerja rangkaian transistor sebagai saklar. Rangkaian dasar transistor sebagai saklar ditunjukkan dalam Gambar A.1. Dalam rangkaian Gambar A.1(a), bila vi berte-gangan < 0,5 V sambungan Emitter-Base akan terbias balik sehingga hanya arus yang sangat kecil saja yang melaluinya dan transistor bekerja dalam modus “CUTOFF” sehingga tegangan keluaran vC = VCC (syarat OFF adalah sambungan Base-Emitter dan sambungan Base-Collector terbias balik).
Arus yang signifikan baru akan dapat mengalir bila tegangan vBE≈ 0,7 V yang berarti vi > 0,7 V. Dalam hal ini arus basis adalah
iB = ≈
bila vCB > 0 V, yang berarti vC > 0,7 V (syarat aktif adalah sambungan Base-Emitter terbias maju dan sambungan
Gambar A.1. Rangkaian dasar transistor sebagai saklar
(a) Rangkaian dasar (b) Transistor dalam keadaan jenuh (c) Aktif terbalik
Collector terbias balik). Dalam modus operasi aktif, tegangan kolektor adalah vC = VCC - RC iC
dan arus kolektor adalah iC = β iB
Bila vi dinaikkan, arus iB akan makin besar dan arus iC juga akan makin besar sehingga akan dicapai vCB < 0,7 V atau vC < vB = 0,7 V. Ini berarti bahwa sambungan basis-kolektor terbias maju dan transistor akan jenuh (syarat ON ada-lah sambungan Base-Emitter dan sambungan Base-Collector terbias maju). Pada saat transistor mulai jenuh, yaitu saat vC = vB, arus yang mengalir pada kolektor adalah
≈
Jadi, arus basis transistor dalam keadaan jenuh harus lebih besar dari arus ini. Karena adanya jatuh tegangan pada tahanan sambungan basis emitter yang disebabkan arus basis ini, maka sebenarnya tegangan vBE dalam keadaan jenuh lebih besar dari pada dalam keadaan aktif. Tetapi untuk mempermudah analisis, biasanya tegangan ini dianggap sama, yaitu ≈ 0,7 V.
Dalam keadaan jenuh, tegangan basis lebih tinggi dari tegangan kolektor sebesar 0,4 V atau 0,5 V. Karena itu tegangan sambungan kolektor-emiter dalam keadaan jenuh adalah 0,3 V atau 0,4 V, dan umumnya dianggap VCEsat
≈ 0,3 V [Lihat Gambar A.1(b)]. Tegangan ini sebenarnya semakin kecil untuk arus jenuh kolektor yang lebih besar. Ini dapat dilihat dari rumus
Untuk mempertahankan transistor dalam keadaan jenuh, arus basis harus dipaksa minimal sebesar
Konstanta β dalam persamaan terakhir ini disebut faktor “overdrive” yang dalam perancangan rangkaian biasanya digunakan harga 2 - 10. Faktor ini sering ditulis β
forced.
Di samping modus normal yang diuraikan di atas, transistor juga dapat dioperasikan dalam modus terbalik (active reverse mode atau active inverse mode) di mana fungsi Emitter dan Collector dipertukarkan, seperti ditunjukkan dalam Gambar A.1(c). Dalam modus ini, sambungan Base-Emitter dibias terbalik dan arus Collector
IC = βR IB
dengan βR = βReversed dalam modus operasi aktif terbalik. Harga βR ini biasanya sangat kecil sehingga arus
kolektor dalam modus terbalik ini juga jauh lebih kecil dari arus basisnya. Jika IC /IB < βR, transistor akan jenuh.
Karena sangat kecil, maka tegangan V
CEsat
juga sangat kecil.A.3 Resistor-Transistor Logic
Resistor-Transistor Logic, disingkat dengan RTL, merupakan bentuk awal gerbang digital. Rumpun RTL merupakan rangkaian elektronika yang pada dasar-nya merealisasikan logika NOR 2-masukan seperti ditunjukkan pada Gambar A.2. R
C
Z A RB
Q A QB RB
BGambar A.2 Rangkaian dasar rumpun RTL
Bilamana salah satu masukan A atau B berkeadaan logika 1, yaitu bertegang-an cukup tinggi untuk membuat transistor “ON” (saturasi, jenuh), maka tegangan keluaran Z akan menjadi VZ = VCEsat≈ 0,3 V yang adalah berlogika 0. Bilamana kedua masukan A dan B bertegangan cukup rendah (berkeadaan logika 0), maka kedua transistor akan “OFF” dan tidak ada arus yang mengalir melalui RC, sehing-ga tegangan keluaran Z akan menjadi
tinggi, yaitu VZ = VCC yang adalah logika 1. Jadi logika keluaran Z dapat ditulis:
Z = A B = A + B
yaitu fungsi keluaran gerbang NOR. Masukan gerbang NOR pada Gambar A.2 di atas dapat ditambah dengan mudah dengan menambahkan transistor masukan.
A.4 Diode-Transistor Logic
Diode-Transistor Logic, disingkat DTL juga merupakan bentuk awal rangkai-an elek-tronika untuk gerbang digital. Rangkaian rumpun ini pada dasarnya merea-lisasikan logika NAND 2-masukan seperti ditunjukkan pada Gambar A.3. VCC R1 RC Z X D1 A D3 D4 B Q D2 R2 Y -VBB Gambar A.3. Rangkaian dasar rumpun DTL
Bilamana masukan X dibiarkan terbuka dan pada masukan Y dikenakan tegangan logika 0 (≈ 0 V), maka arus akan mengalir melalui dioda D2 sehingga tegangan di titik A menjadi 0,7 V (tegangan-jatuh dioda) di atas tegangan logika 0. Ini menyebabkan D3 dan D4 menghantar (-VBB dikenakan pada basis transistor) dan basis transistor Q berada 2 tegangan-jatuh dioda di bawah tegangan titik A yang 0,7 V dan membuatnya “OFF”. Dalam keadaan ini, keluaran Z akan menjadi bertegangan VZ = VCC,yang adalah tegangan untuk logika 1. Hal serupa, VZ = VCC,juga akan terjadi bila masukan Y dibiarkan terbuka dan pada masukan X dibuat berlogika 0 atau kedua masukan X dan Y dibuat berlogika 0.
Bila tegangan masukan Y dinaikkan sampai mencapai VY + VD2 - VD3 - VD4 > 0,5 V atau VY > 0,5 + VD3 + VD4
- VD2 ≈ 1,2 V, maka tegangan basis transistor Q, VB, akan sedikit di atas 0,5 V, yang merupakan tegangan ambang (threshold), dan transistor akan memasuki daerah kerja aktif. Penaikan tegangan VY selanjutnya berarti penaikan tegangan antara basis dan emitter transistor (VBE) yang menye-babkan arus kolektor iC juga semakin besar. Bila tegangan VY dinaikkan terussampai membuat tegangan basis transistor mencapai VB= 0,7 V, transis-tor tersebut akan menjadi “ON” dan tegangan titik A akan terpacak (clamped) pada harga dua tegangan-jatuh dioda di atas VBE.
Penaikan VY di atas VBE + VD3 + VD4≈ 1,4 V tidak akan menaikkan tegangan VA, melainkan membuat D2 menjadi terbias-balik dan arus berhenti mengalir melalui D2. Ini membuat semua arus melalui R1 dibe-lokkan ke transistor melalui D3 dan D4. Rangkaian ini dirancang sedemikian se-hingga arus ini cukup membuat Q memasuki keadaan jenuh (saturated). Dalam keadaan jenuh ini, tegangan keluaran VZ = VCEsat≈ 0,3 V, yang berlogika 0. Jadi, keluaran akan berlogika 0 bila masukan VY dibuat cukup tinggi untuk membuat Q jenuh. Hal yang sama akan terjadi bila masukan X dibuat bertegangan cukup tinggi untuk membuat D1 terbias-balik dan masukan Y dibiarkan terbuka atau juga cukup tinggi membuat D1 terbias-balik. Ini berarti bahwa keluaran VZ akan berlo-gika 0 bila salah satu
atau kedua masukan berlogika 1.
Dari uraian di atas dapat disimpulkan bahwa VZ akan berlogika 1 bila salah satu masukan berlogika 0 dan VZ akan berlogika 0 bila kedua masukan berlogika 1 yang dapat dijelaskan dengan tabel kebenaran di bawah ini, yang sebenarnya menun-jukkan ciri gerbang NAND.
X Y Z
0 0 1 Z = X Y 0 1 1 atau
1 0 1 Z = X Y 1 1 0
A.5 Transistor-Transistor Logic
Transistor-Transistor Logic, TTL merupakan rumpun gerbang logika yang paling luas penggunaan-nya. Rumpun initelah menggantikan keluarga RTL dan DTL yang telah dikembangkan terlebih dahulu. Rumpun ini ditujukan untuk memperbaiki kelemahan DTL dalam kecepatan tanggapnya.
A.5.1 Rangkaian dasar TTL
Rangkaian dasar gerbang TTL pada dasarnya terdiri atas transistor masukan (menggantikan dioda masukan pada DTL) dan transistor keluaran yang juga mem-bentuk rangkaian pembalik (Inverter). Rangkaian dasar TTL NAND 2-masukan di-tunjukkan dalam Gambar A.4.
Bilamana salah satu masukan X atau Y dibuat bertegangan rendah (≤0,2 V) maka transistor masukan Q1 akan jenuh (ON) sehingga tegangan kolektornya, yang juga adalah tegangan basis transistor Q2, akan mendekati 0 V (≈ 0,3 V). Ini membuat Q2 OFF sehingga keluaran Z menjadi tinggi, VZ ≈ VCC.
VCC= +5 V R1 R2
X
Y Q1 IC1 = IB 2 Q2
Gambar A.4. Rangkaian dasar rumpun TTL Bila semua masukan dibuat bertegangan tinggi, misalnya VX = VY = VCC (berlogika 1), maka sambungan (junction) basis dan kolektor Q1 akan terbias maju dan sambungan basis-emitternya akan terbias balik. Ini berarti bahwa transistor Q1 akan beroperasi dalam modus aktif terbalik (inverse active mode), yaitu modus aktif dengan peran emitter dan kolektor yang dipertukarkan, emitter berperan se-bagai kolektor dan kolektor berperan sebagai emitter. Dalam modus ini, tegangan basis Q2 menjadi 0,7 V dan tegangan basis Q1 menjadi 1,4 V sehingga arus basis dan kolektor Q1 sebesar: dan
dengan βR = β reverse, β operasi aktif terbalik. Untuk rangkaian TTL, harga βR di-rancang sangat kecil, βR ≈ 0,02. Ini berarti bahwa arus masukan TTL sangat kecil dan dapat diabaikan terhadap IB sehingga IC2 = IB1. Arus ini cukup untuk memba-wa Q2 ke keadaan jenuh sehingga tegangan keluaran akan rendah berkisar 0,1-0,2V yang berarti berlogika 0.
Dari uraian di atas tampak bahwa rangkaian TTL pada Gambar A.4 ber-fungsi sebagai gerbang NAND.
A.5.2 Keluaran TTL: Totempole
Rangkaian TTL pada Gambar A.4 masih mempunyai kelemahan berupa kelambat-an dalam perubahan keluaran dari logika 0 ke logika 1. Untuk mencegah kelemah-an ini, bagian keluaran diganti dengan totem-pole, yaitu sepasang transis-tor yang bertumpuk. Rangkaian transistor bertumpuk ini memberikan perubahan keluaran yang cepat sebagai hasil penggabungan sifat keluaran “common-emitter” yang cepat dalam melucuti muatan kapasitansi keluarannya tetapi lambat dalam memuatinya sedangkan “emitter-follower” cepat memuati tetapi lambat dalam melucuti kapasitansi keluarannya. Pada Gambar A.5 ditunjukkan rangkaian leng-kap TTL dengan keluaran totem-pole yang terdiri atas transistor Q4 sebagai “emitter-follower” dan Q3 sebagai “common-emitter”.