PERANCANGAN RANGKAIAN MODULATOR 16-QAM UNTUK APLIKASI MODEM POWER LINE COMMUNICATION MENGGUNAKAN KOMPONEN LOGIKA SKRIPSI

PERANCANGAN RANGKAIAN MODULATOR 16-QAM

UNTUK APLIKASI MODEM POWER LINE COMMUNICATION

MENGGUNAKAN KOMPONEN LOGIKA

SKRIPSI

OLEH

DIENZA ARIESANDY

04 03 03 030 6

DEPARTEMEN TEKNIK ELEKTRO

FAKULTAS TEKNIK UNIVERSITAS INDONESIA

GANJIL 2007/2008

PERANCANGAN RANGKAIAN MODULATOR 16-QAM

UNTUK APLIKASI MODEM POWER LINE COMMUNICATION

MENGGUNAKAN KOMPONEN LOGIKA

SKRIPSI

OLEH

DIENZA ARIESANDY

04 03 03 030 6

SKRIPSI INI DIAJUKAN UNTUK MELENGKAPI SEBAGIAN

PERSYARATAN MENJADI SARJANA TEKNIK

DEPARTEMEN TEKNIK ELEKTRO

FAKULTAS TEKNIK UNIVERSITAS INDONESIA

GANJIL 2007/ 2008

PERNYATAAN KEASLIAN SKRIPSI

Saya menyatakan dengan sesungguhnya bahwa skripsi dengan judul :

PERANCANGAN RANGKAIAN MODULATOR 16-QAM UNTUK APLIKASI MODEM POWER LINE COMMUNICATION

MENGGUNAKAN KOMPONEN LOGIKA

yang dibuat untuk melengkapi sebagian persyaratan sebagai Sarjana Teknik pada Program Studi Teknik Elektro Departemen Teknik Elektro Fakultas Teknik Universitas Indonesia, sejauh yang saya ketahui bukan merupakan tiruan atau duplikasi dari skripsi yang sudah dipublikasikan atau pernah dipakai untuk mendapatkan gelar kesarjanaan di lingkungan Universitas Indonesia maupun di Perguruan Tinggi atau Instansi manapun, kecuali bagian yang merupakan sumber informasinya dicantumkan sebagaimana mestinya .

Depok, 2 Januari 2008

Dienza Ariesandy NPM 04 03 03 030 6

PENGESAHAN

Skripsi dengan judul:

PERANCANGAN RANGKAIAN MODULATOR 16-QAM UNTUK APLIKASI MODEM POWER LINE COMMUNICATION

MENGGUNAKAN KOMPONEN LOGIKA

dibuat untuk melengkapi sebagian persyaratan menjadi Sarjana Teknik pada Program Studi Teknik Elektro Departemen Teknik Elektro Fakultas Teknik Universitas Indonesia. Skripsi ini telah diujikan pada sidang skripsi pada tanggal 27 Desember 2007 dan dinyatakan memenuhi syarat/sah sebagai skripsi pada Departemen Teknik Elektro Fakultas Teknik Universitas Indonesia.

Dosen Pembimbing I

Ir.Gunawan Wibisono. M.Sc., Ph.D NIP. 131 944 411

Depok, 2 Januari 2008

Dosen Pembimbing II

Dr. Ir. Arman Djohan Diponegoro, M.Eng NIP. 131 476 472

UCAPAN TERIMA KASIH

Puji syukur kehadirat Tuhan Yang Maha Esa atas berkat dan rahmat-Nya skripsi ini dapat diselesaikan dengan baik. Penulis juga mengucapkan terima kasih kepada:

Ir. Gunawan Wibisono, M.Sc, Ph.D Dr. Ir. Arman Djohan Diponegoro, M.Eng

selaku dosen pembimbing yang telah bersedia meluangkan waktu untuk memberikan saran, diskusi, pengarahan, dan bimbingan serta persetujuan sehingga skripsi ini dapat selesai dengan baik.

ABSTRAK

Dienza Ariesandy Dosen Pembimbing

NPM 04 03 03 030 6 Ir. Gunawan Wibisono, M.Sc, Ph.D Departemen Teknik Elektro Dr. Ir. Arman Djohan Diponegoro, M.Eng

PERANCANGAN RANGKAIAN MODULATOR 16-QAM UNTUK APLIKASI MODEM POWER LINE COMMUNICATION

MENGGUNAKAN KOMPONEN LOGIKA

ABSTRAK

Pada skripsi ini dibuat sebuah rancangan modulator 16-QAM yang efisien untuk diaplikasikan pada sistem komunikasi data melalui kabel listrik. Berbeda dengan rangkaian modulator pada umumnya yang menggunakan komponen analog, rangkaian modulator 16-QAM pada sistem ini menggunakan rangkaian digital diskrit berupa komponen logika yang diimplementasikan dengan IC TTL

Perancangan modulator 16-QAM dilakukan dengan menggunakan perangkat lunak simulasi MultiSim versi 10.0.1. Rangkaian utama modulator dipecah menjadi 11 rangkaian sub sistem berdasarkan fungsi. Rangkaian sub sistem terdiri atas, pembangkit gelombang squarewave, counter, pemisah data, kanal I dan kanal Q, pembangkit carrier, identifikasi bit data, selektor carrier, modulasi, penguat, filter, dan rangkaian penjumlah linier. Rangkaian modulator 16-QAM yang dibuat, bekerja menggunakan carrier berbentuk gelombang squarewave yang kemudian diubah menjadi gelombang analog sinusoidal pada rangkaian filter sebelum ditransmisikan pada kabel listrik.

Pengujian untuk melihat kinerja tiap-tiap rangkaian sub sistem dan rangkaian modulator secara keseluruhan. Analisis yang dilakukan meliputi cara kerja setiap sub-sistem dan unjuk kerja rangkaian modulator 16-QAM secara keseluruhan. Kesimpulan yang dapat diambil adalah modulator yang dirancang pada skripsi ini telah memenuhi prinsip dasar modulasi 16-QAM yang berlaku dan memenuhi karakteristik frekuensi dan kecepatan data untuk dapat diterapkan sebagai modulator pada sistem PLC.

ABSTRACT

Dienza Ariesandy Counselor

NPM 04 03 03 030 6 Ir. Gunawan Wibisono, M.Sc., Ph.D. Electrical Engineering Departement Dr. Ir. Arman Djohan Diponegoro, M.Eng

16-QAM MODULATOR CIRCUIT DESIGN FOR POWER LINE COMMUNICATION MODEM APPLICATION WITH LOGIC

COMPONENTS

ABSTRACT

This paper describes the design of efficiently 16-QAM modulator which is proposed for data communication over power line system. Differently with conventional modulator which was use analog components, 16-QAM modulator circuit in this design uses discrete digital components which are implemented with Logic TTL ICs

Designing 16-QAM modulator had done by using MultiSim version 10.0.1 sinulation software. Modulator main circuit was divided into 11 sub system circuits based on function. Sub system circuits consist of, squarewave generator, counter, data splitter, I channel and Q channel, carrier generator, data selector, carrier selektor, modulation, amplifier, filter dan linear summing circuit. 16-QAM modulator circuit worked with squarewave as carrier and then converted into sinusoidal analog wave at filter circuit before transmitted at power line cables. Test was given for evaluate sub system and modulator main circuit performance. Analysis was made based on how each sub system circuit works and performance 16-QAM main modulator circuit as whole. The conclusion about this paper are, this modulator design has full filled basic principle of 16-QAM modulation and full filled frequency and data rate characteristic as modulator PLC system.

DAFTAR ISI

Halaman

PERNYATAAN KEASLIAN SKRIPSI ii

PENGESAHAN iii UCAPAN TERIMA KASIH iv

ABSTRAK v ABSTRACT vi DAFTAR ISI vii DAFTAR GAMBAR ix

DAFTAR TABEL xii DAFTAR LAMPIRAN xiii DAFTAR SINGKATAN xiv DAFTAR ISTILAH xv BAB I PENDAHULUAN 1 1.1 LATAR BELAKANG 1 1.2 PERUMUSAN MASALAH 2 1.3 TUJUAN PENELITIAN 3 1.4 BATASAN MASALAH 3 1.5 METODOLOGI PENELITIAN 3 1.6 SISTEMATIKA PENULISAN 3

BAB II DASAR TEORI 5 2.1 POWER LINE COMMUNICATION 5

2.1.1 Arsitektur Jaringan PLC 6

2.1.1.1 Struktur Jaringan Akses PLC 7

2.1.1.2 Jaringan PLC in-home 8

2.1.2 Perangkat PLC 9

2.2 QUADRATURE AMPLITUDE MODULATION (QAM) 10

2.2.1 Prinsip Modulasi QAM 11 2.2.2 Modulasi 16-QAM 12 2.2.3 Proses Mapping 16-QAM (16 QAM Natural Binary Code) 15

BAB III PERANCANGAN RANGKAIAN MODULATOR 16-QAM

MENGGUNAKAN KOMPONEN LOGIKA 17 3.1 KONSEP PERANCANGAN MODULATOR 16-QAM 17

3.2 SIMULASI MODULATOR 16-QAM 19 3.2.1. Rangkaian Sub-sistem Pembangkit Gelombang Squarewave 21

3.2.2. Rangkaian Sub-sistem Counter 24 3.2.3. Rangkaian Sub-sistem Pemisah Data 26 3.2.4. Rangkaian Sub-sistem Kanal I dan Kanal Q 27 3.2.5. Rangkaian Sub-sistem Pembangkit Carrier 29 3.2.6. Rangkaian Sub-sistem Identifikasi Bit Data 30 3.2.7. Rangkaian Sub-sistem Selektor Carrier 33

3.2.8. Rangkaian Sub-sistem Modulasi 35 3.2.9. Rangkaian Sub-sistem Penguat (Amplifier) 36

3.2.10. Rangkaian Sub-sistem Filter 37 3.2.11. Rangkaian Sub-sistem Rangkaian Penjumlah (Summing Circuit) 38

BAB IV HASIL UJI COBA DAN ANALISIS RANGKAIAN 41

4.1 HASIL UJI COBA SUB-SISTEM 41 4.1.1 Sub-sistem Pembangkit Gelombang Squarewave 41

4.1.2 Sub-sistem Counter 42 4.1.3 Sub-sistem Pemisah Data 44 4.1.4 Sub-sistem Kanal I dan Kanal Q 45 4.1.5 Sub-sistem Pembangkit Carrier 47 4.1.6 Sub-sistem Identifikasi Bit Data 49 4.1.7 Sub-sistem Selektor Carrier 51

4.1.8 Sub-sistem Modulasi 52 4.1.9 Sub-sistem Penguat (Amplifier) 52

4.1.10 Sub-sistem Filter 53 4.1.11 Sub-sistem Rangkaian Penjumlah (Summing Circuit) 54

4.2 UNJUK KERJA SISTEM MODULATOR 16-QAM 55

4.2.1 Sistem Modulator 16-QAM 55

4.2.2 Pergeseran Fasa 59 4.2.3 Kecepatan Transfer Data 61

BAB V KESIMPULAN 65 DAFTAR ACUAN 66 DAFTAR PUSTAKA 67

DAFTAR GAMBAR

Halaman

Gambar 2.1 Arsitektur jaringan PLC 6 Gambar 2.2 Struktur jaringan akses PLC [4] 7

Gambar 2.3 Fungsi base station PLC [4] 8 Gambar 2.4 Fungsi modem PLC [4] 8 Gambar 2.5 Struktur jaringan PLC in-home [4] 9

Gambar 2.6 Diagram blok perangkat PLC secara umum [3] 9

Gambar 2.7 Perbandingan modulasi digital [11] 11 Gambar 2.8 Konstelasi sinyal QAM rectangular dengan berbagai nilai M [7] 13

Gambar 2.9 Block diagram pemancar 16 QAM [7] 13 Gambar 2.10 Block diagram penerima 16 QAM [7] 14 Gambar 2.11 Konstelasi sinyal 16 QAM rectangular dengan natural binary code

[7] 16 Gambar 3.1 Blok diagram modulator 16-QAM 18

Gambar 3.2 Diagram alir program simulasi modulator 16-QAM 19

Gambar 3.3 Diagram hierarki modulator 16-QAM 20 Gambar 3.4 Rangkaian sub-sistem pembangkit gelombang squarewave 700 KHz

21 Gambar 3.5 Konfigurasi IC LM555 astabil [9] 22

Gambar 3.6 Rangkaian sub-sistem counter 24 Gambar 3.7 Timming diagram 4-bit binary counter 24

Gambar 3.8 Rangkaian sub-sistem pemisah data 26 Gambar 3.9 Rangkaian gerbang logika D flip-flop 27

Gambar 3.10 Rangkaian sub-sistem kanal I 28 Gambar 3.11 Rangkaian sub-sistem kanal Q 29 Gambar 3.12 Rangkaian sub-sistem pembangkit carrier 30

Gambar 3.13 Rangkaian sub-sistem identifikasi bit data 31

Gambar 3.14 Rangkaian demultiplexer 1 to 4 32 Gambar 3.15 Rangkaian sub-sistem selector carrier 34

Gambar 3.16 Rangkaian sederhana BJT sebagai switch 34

Gambar 3.17 Rangkaian sub-sistem modulasi 35 Gambar 3.18 Rangkaian sub-sistem penguat 36 Gambar 3.19 Rangkaian penguat bukan pembalik sederhana 37

Gambar 3.20 Rangkaian sub-sistem filter 38 Gambar 3.21 Rangkaian sub-sistem penjumlah 39 Gambar 3.22 Rangkaian penjumlah bukan pembalik sederhana 39

Gambar 4.1 Tampilan osiloskop keluaran rangkaian pembangkit gelombang

squarewave 41

Gambar 4.2 Keluaran rangkaian sub-sistem counter 43 Gambar 4.3 Keluaran rangkaian sub-sistem pemisah data 44

Gambar 4.4 Ilustrasi pemisahan serial data 44 Gambar 4.5 Keluaran rangkaian sub-sistem kanal I 45

Gambar 4.6 Keluaran rangkaian sub-sistem kanal Q 45 Gambar 4.7. Keluaran rangkaian kanal I dan Q sebelum menggunakan buffer 46

Gambar 4.8. Keluaran rangkaian kanal I dan Q setelah menggunakan buffer. 47 Gambar 4.9. Keluaran rangkaian sub-sistem carrier dengan pergeseran fasa 90°

47 Gambar 4.10. Keluaran rangkaian sub-sistem carrier dengan pergeseran fasa

180° 48 Gambar 4.11 Ilustasi penguatan sebelum komponen logika 49

Gambar 4.12 Ilustasi penguatan setelah komponen logika 49 Gambar 4.13 Keluaran rangkaian sub-sistem identifikasi bit data 50

Gambar 4.14. Keluaran rangkaian sub-sistem selektor carrier 51 Gambar 4.15. Keluaran rangkaian sub-sistem modulasi 52 Gambar 4.16 Keluaran rangkaian sub-sistem penguat 53 Gambar 4.17 Tampilan osiloskop keluaran rangkaian sub-sistem filter 53

Gambar 4.18. Keluaran rangkaian sub-sistem penjumlah 54 Gambar 4.19 Tampilan rangkaian simulasi modulator 16-QAM 56

Gambar 4.20 Gelombang squarewave hasil modulasi 56 Gambar 4.21 Ilustrasi proses seleksi rangkaian selektor data 57

Gambar 4.23. Tampilan rangkaian simulasi modulator 16-QAM 59 Gambar 4.24 Pergeseran fasa gelombang hasil modulasi saat transisi bit data 60

Gambar 4.25 Perbandingan pergeseran fasa 180° 61 Gambar 4.26 Tampilan frequency counter 63

DAFTAR TABEL

Halaman

Tabel 2.1 Output Kanal Q dan Kanal I Pada Natural Binary Code [7] 15

Tabel 3.1 Karakteristik IC LM555 [9] 22 Tabel 3.2 Karakteristik Fungsi IC 74LS163D 25

Tabel 3.3 Tabel kebenaran AND 27 Tabel 3.4 Karakteristik D flip-flop 28 Tabel 3.5 Mapping Natural Binary Code 31

Tabel 3.6 Tabel kebenaran XOR 32 Tabel 3.7 Tabel Karakteristik Demultilexer 33

Tabel 4.1 Kecepatan Transfer Data Sesuai Nilai Parameter 62 Tabel 4.2 Kecepatan Transfer Data Rangkaian Modulator 16-QAM 64

DAFTAR LAMPIRAN

Halaman

Lampiran 1 Gambar Diagram Hierarki Modulator 16-QAM 68

1.1.Gambar Rangkaian Clock 69 1.2.Gambar Rangkaian Counter 69 1.3.Gambar Rangkaian Splitter 69 1.4.Gambar Rangkaian I_Channel 70 1.5.Gambar Rangkaian Q_Channel 70 1.6.Gambar Rangkaian Carrier 71 1.7.Gambar Rangkaian Identifikasi_Data 71

1.8.Gambar Rangkaian Selector_Carrier 72 1.9.Gambar Rangkaian ModulasiI 72 1.10.Gambar Rangkaian Amplifier 72 1.11.Gambar Rangkaian Filter 73 1.12.Gambar Rangkaian Summing_Modulated_Signal 73

DAFTAR SINGKATAN

ASK Amplitude Shift Keying BJT Bipolar Junction Transistor BPL Broadband Power Line Bps bit per second

BPSK Binary Phase Shift Keying

BS Base Station

CP Clock Pulse

EMC Electromagnetic Compatibility FSK Frequency Shift Keying

IC Integrated Circuit

LLC Logical Link Control LSB Least Signifikan Bit MAC Medium Access Control MSB Most Signifikan Bit

OFDM Orthogonal Frekuensi Division Multiplexing PAM Pulse Amplitude Modulation

PLC Power Line Communication QAM Quadrature Amplitude Modulation QPSK Quadrature Phase Shift Keying RCO Ripple Carry Output

TTL Transistor Transistor Logic

WAN Wide Area Network

Wimax Wireless Interoperability for Microwave Access xDSL x Digital Subsciber Line

DAFTAR ISTILAH

Amplifier Rangkaian yang berfungsi untuk menguatkan sinyal

Backbone Jaringan komunikasi utama yang menghubungkan berbagai jenis jaringan komunikasi berbeda

Bandwidth Rentang frekuensi yang digunakan pada sistem komunikasi Baud Menyatakan kecepatan perubahan simbol tiap detik di kanal

komunikasi dari sinyal suatu hasil modulasi

Bit rate Jumlah bit yang diproses tiap detik pada suatu sistem komunikasi

Broadband Sistem komunikasi yang menggunakan frekunsi dengan rentang besar

Carrier Gelombang yang dimodulasi oleh data

Clock pulse Sinyal berbentuk gelombang squarewave dengan frekuensi tertentu yang digunakan untuk mengatur pewaktuan

operasional komponen digital

Demapping Proses pengenalan informasi yang terdapat pada sebuah simbol

Demodulator Rangkaian yang digunakan untuk memisahkan sinyal informasi dari sinyal pembawa

Discharge Pelepasan muatan dari komponen penyimpan muatan saat tegangan terminalnya lebih kecil dari tegangan sumber Dummy bit Bit yang tidak berisi informasi

Duty cycle Perbandingan durasi high dan low sebuah sinyal End user Tempat dimana terdapat terminal pelanggan

Filter Rangkaian yang hanya melewatkan sinyal sesuai dengan karakteristik yang diinginkan

Frekuensi cut off Suatu nilai frekuensi tertentu yang digunakan sebagai batas kerja rangkaian filter

menengah ke tegangan listrik rendah

Interferensi Proses terganggunya sinyal informasi oleh sinyal lain Kanalisasi Proses pembentukan kanal komunikasi pada media transmisi Konstelasi Diagram yang menggambarkan pembentukan simbol yang

mewakili nilai bit data

Kopling Rangkaian yang digunakan untuk mengirimkan data pada kabel listrik

Mapping Metode yang digunakan dalam menentukan pembentukan diagram konstelasi simbol pada modulasi digital

Modem Perangkat yang menjadi penghubung antara media pengirim dan media penerima informasi

Modulasi Proses menumpangkan sinyal informasi pada sinyal pembawa

Modulated Signal Sinyal pembawa yang telah dimodulasi oleh sinyal data Modulator Rangkaian yang digunakan untuk memodulasikan sinyal

pembawa dengan sinyal data

Narrowband Sistem komunikasi yang menggunakan frekunsi dengan rentang kecil

Next State Hasil keluaran komponen digital setelah diberi clock Noise Sinyal yang tidak diinginkan yang umumnya menyertai

sinyal informasi

Pass-band Rentang frekuensi sinyal yang dilewatkan pada filter Positive edge Transisi nilai low ke high

Present State Hasil keluaran komponen digital sebelum diberi clock Receiver Rangkaian penerima sinyal

Transceiver Term yang digunakan untuk menyatakan transmitter dan receiver

Transmitter Rangkaian pengirim sinyal

Sinkronisasi Menselaraskan proses yang dilakukan suatu sistem

Stop-band Rentang frekuensi sinyal yang tidak dilewatkan pada filter Switch Rangkaian pengatur nilai keluaran

BAB I

PENDAHULUAN

1.1 LATAR BELAKANG

Dalam beberapa dekade terakhir ini, penggunaan sistem telekomunikasi dan informasi mengalami peningkatan yang sangat cepat. Hal ini didasari perkembangan kebutuhan masyarakat yang kini tidak hanya terbatas pada fungsi dasar dari komunikasi saja, namun juga berbagai layanan-layanan tambahan sesuai perubahan gaya hidup. Berbagai teknologi terus dikembangkan guna memenuhi kebutuhan masyarakat, akan layanan broadband, layanan berkecepatan tinggi, penetrasi luas ke seluruh wilayah, mudah dalam penggunaan serta biaya yang murah. Beberapa layanan yang ada saat ini, seperti serat optik, xDSL ataupun wimax sebenarnya telah dapat memberikan layanan broadband berkecepatan tinggi. Teknologi seperti serat optik dan xDSL membutuhkan biaya investasi infrastruktur jaringan telekomunikasi yang tinggi. Sedangkan peralatan pendukung penggunaan teknologi wimax masih dianggap mahal. Sehingga muncul gagasan untuk mengembangkan jaringan telekomunikasi baru dan teknologi transmisi dengan memanfaatkan jaringan infrastruktur saluran distribusi listrik. Teknologi ini dinamakan Power Line Communication (PLC) [1].

Konsep dasar teknologi PLC, yaitu dengan menumpangkan informasi pada kabel listrik kemudian melakukan transmisi melalui jaringan distribusi listrik umum [2]. PLC dianggap memiliki keunggulan dari segi biaya investasi karena memanfaatkan infrastruktur jaringan distribusi listrik yang telah ada, tanpa perlu membangun jaringan baru . Teknologi ini sangat cocok diterapkan pada daerah yang belum memiliki penetrasi jaringan telekomunikasi dengan baik. Kemajuan teknologi dalam dunia telekomunikasi, juga membawa perubahan pada teknologi PLC. Hingga kini PLC telah dapat dimanfaatkan untuk komunikasi data kecepatan tinggi. Prinsip kerja dasar PLC terdapat pada rangkaian kopling dan filter yang memungkinkan sinyal pengirim dapat dikirimkan melalui jaringan listrik dan sampai ke receiver tanpa terinterferensi oleh tegangan dan noise jaringan listrik tersebut. Karakteristik jaringan listrik pada dasarnya tidak

dirancang sebagai media transmisi data sehingga terdapat banyak noise pada kanal komunikasi. Terkait banyaknya interferensi, noise dan berbagai gangguan komunikasi lainnya, penggunaan beberapa metode komunikasi seperti carrier, teknik modulasi, teknik filter dan teknik kanalisasi menjadi hal yang sangat penting demi memperoleh jaringan komunikasi yang efisien [3]. Berbagai metode tersebut diterapkan pada perangkat modem PLC, yang merupakan media penghubung antara sistem pengirim dan sistem penerima informasi.

Design modem PLC merupakan tantangan dalam menghasilkan komunikasi yang efisien dan sesuai dengan kebutuhan. Berbagai teknologi terkait parameter dalam mendesign sebuah modem PLC, seperti teknik kopling, penentuan frekuensi carrier yang digunakan, metode teknik modulasi yang sesuai, filterisasi dan penentuan teknik kanalisasi yang efisien. Pemilihan teknik modulasi yang sesuai dengan kebutuhan dan karakteristik kanal komunikasi merupakan hal yang penting. Tiap teknik modulasi memiliki keunggulan masing-masing. Salah satu teknik modulasi yang dapat diterapkan pada PLC ialah 16 Quadrature

Amplitude Modulation (16-QAM). 16-QAM merupakan suatu teknik modulasi

digital yang mengkombinasikan modulasi amplitudo dan fasa. Dibandingkan QPSK dan FSK, 16-QAM memiliki nilai efisiensi bandwidth yang lebih baik. Dalam implementasi teknologi PLC di Indonesia dengan frekuensi listrik 50/60 Hz, diharapkan modulator 16-QAM yang dibuat mampu bekerja pada sistem

narrow band PLC dengan frekuensi 100 KHz – 1 MHz [3]. Karena frekuensi yang

terlalu tinggi akan menyebabkan kanal komunikasi rentan interferensi radio, sedangkan frekuensi yang terlalu rendah akan membatasi kemampuan transfer data. Perancangan modulator 16-QAM dilakukan dengan menggunakan rangkaian komponen logika

1.2 PERUMUSAN MASALAH

Masalah yang akan diteliti pada skripsi ini adalah bagaimana perancangan modulator 16-QAM dengan menggunakan rangkaian komponen logika serta unjuk kerja dari rangkaian modulator tersebut. Alasan perancangan modulator menggunakan rangkaian komponen logika karena dianggap lebih tahan terhadap gangguan dibandingkan rangkaian dengan komponen analog. Sehingga dengan

meminimalkan proses dengan komponen analog diharapkan dapat meningkatkan kinerja sistem modulator. Dipilihnya teknik modulasi 16-QAM, karena teknik modulasi ini memiliki tingkat efisiensi penggunaan bandwidth yang lebih baik dibandingkan FSK atau QPSK. Diharapkan dapat memaksimalkan kecepatan transfer data pada penggunaan bandwidth yang terbatas

1.3 TUJUAN PENELITIAN

Tujuan skripsi ini ialah sebagai berikut : (1) Penguasaan teknologi dasar perancangan modulator 16-QAM berbasiskan rangkaian komponen logika. (2) Mampu menganalisis unjuk kerja rangkaian modulator 16-QAM dalam pemanfaatannya sebagai modulator pada sistem PLC.

1.4 BATASAN MASALAH

Pembahasan dalam skripsi ini, dibatasi pada perancangan modulator 16-QAM dengan menggunakan IC (integrated circuit) TTL sebagai implementasi dari gerbang-gerbang logika dengan frekuensi kerja 350 KHz dan data rate 45 Kbps – 700 Kbps

1.5 METODOLOGI PENELITIAN

Penelitian dilakukan dengan membuat rancangan modulator 16-QAM menggunakan rangkaian komponen logika dengan memenuhi karakteristik frekuensi dan kecepatan data untuk diimplementasikan sebagai modulator pada sistem PLC. Kemudian dilakukan analisis terhadap cara kerja serta performansi dari rangkaian modulator 16-QAM yang dibuat.

1.6 SISTEMATIKA PENULISAN

Skripsi ini terdiri atas 5 bab dengan sistematika penulisan sebagai berikut :

BAB I PENDAHULUAN

Bagian ini terdiri atas latar belakang, perumusan masalah, tujuan penelitian, batasan masalah, metodologi penelitian dan sistematika penulisan.

BAB II LANDASAN TEORI

Menjelaskan dasar teori mengenai Power Line Communication, prinsip kerja, elemen dasar dan arsitektur PLC. Menjelaskan teknik modulasi 16-QAM, prinsip kerja dan diagram konstelasi.

BAB III PERANCANGAN RANGKAIAN MODULATOR 16-QAM MENGGUNAKAN KOMPONEN LOGIKA

Menjelaskan algoritma dasar perancangan rangkaian. Menguraikan proses perancangan rangkaian dengan menjelaskan prinsip kerja yang dilakukan tiap-sub-sistem penyusun rangkaian utama.

BAB IV ANALISIS UNJUK KERJA RANGKAIAN MODULATOR 16-QAM Menganalisis hasil uji coba pada tiap sub-sistem bagian penyusun rangkaian utama modulator. Menganalisis cara kerja dan unjuk kerja keseluruhan rangkaian modulator 16-QAM.

BAB V KESIMPULAN

BAB II

DASAR TEORI

2.1 POWER LINE COMMUNICATION

Power line communication (PLC) merupakan teknologi yang

memanfaatkan saluran distribusi listrik untuk melakukan komunikasi data. Dengan memanfaatkan jaringan listrik yang sudah ada sebagai media komunikasi, maka akan diperoleh fleksibilitas dan peningkatan nilai ekonomis karena tidak perlu melakukan penyediaan infrastruktur dasar untuk media komunikasi. Dengan kondisi yang terdapat di Indonesia, dimana jaringan listrik memiliki penetrasi yang telah menyebar ke pelosok wilayah. Sehingga memungkinkan pemanfaatan teknologi PLC untuk pengembangan akses internet dan telepon tetap di daerah menjadi lebih ekonomis [3]. Dengan adanya layanan komunikasi broadband melalui jala-jala listrik ini memberikan keuntungan karena biaya penyelenggaraan yang dibutuhkan menjadi lebih efektif. Namun teknologi ini juga memiliki kekurangan, seperti diketahui bahwa jaringan jala-jala listrik sebenarnya tidak di rancang untuk komunikasi. Sehingga terdapat beberapa kelemahan, misalnya seperti besarnya loss yang terjadi, noise, atenuasi, karakteristik kanal, dan yang banyak mandapat sorotan, radiasi medan magnet atau Electromagnetic

Compatibility (EMC) [4].

Dari waktu ke waktu teknologi PLC terus mengalami perkembangan, hal ini dapat dillihat dari bit rate yang mulanya hanya ribuan bits per detik kini dapat mencapai puluhan mega bits per detik, bahkan sebuah vendor di jepang mengklaim dapat mencapai 45 Mbps [5]. Beberapa teknolgi pada narrowband PLC menggunakan modulasi Amplitude Shift Keying (ASK), Binary Phase Shift

Keying (BPSK) dan Frequency Shift Keying (FSK) [6]. Selain untuk kebutuhan narrowband, PLC dengan kapasitas data rate yang lebih besar juga terus

mengalami perkembangan. Selanjutnya broadband PLC ini umum dikenal dengan nama Broadband Powerline Communication (BPL). BPL ini dapat menghasilkan data rate yang lebih besar (lebih dari 2 Mbps) dari sistem narrowband PLC. Agar

dapat diperoleh broadband PLC diperlukan penggunaan metode kanalisasi yang lebih efisien. Dan dari hasil penelitian, dinyatakan terdapat dua jenis metode yang cocok diterapkan untuk BPL. Yang pertama Orthogonal Frequency Division

Multiplexing (OFDM), selanjutnya metode Spread Spectrum [4]. Terdapat

beberapa kelompok standar perkembangan PLC seperti, ETSI PLT, Home Plug

Powerline Alliance, IEEE, OPERA, POWERNET, PLCforum dan Universal Powerline Association (UPA). Perbedaan standar yang digunakan umumnya

berkaitan dengan kepentingan, tujuan dan karakteristik jaringan distribusi listrik yang digunakan.

2.1.1 Arsitektur Jaringan PLC

Jaringan PLC menghubungkan terminal komunikasi yang berada pada end

–user dengan jaringan penyedia layanan komunikasi melalui jaringan distribusi

kabel listrik. Arsitektur sederhana jaringan PLC dapat dilihat pada Gambar 2.1.

Gambar 2.1 Arsitektur jaringan PLC

Konsep dasar jaringan PLC adalah dengan menumpangkan sinyal data dan suara (informasi) pada jaringan listrik. Jaringan listrik umumnya menggunakan frekuensi 50 Hz / 60 Hz. Sedangkan frekuensi data yang ditransmisikan jauh lebih besar, misalnya berkisar antara 300 kHz – 600 kHz. Namun frekuensi ini tidak dapat terlalu tinggi karena kabel listrik sangat buruk mengantarkan sinyal dengan frekuensi tinggi. Listrik yang memiliki tegangan tinggi juga sangat tidak stabil dan dapat merusak data yang dikirimkan sehingga hingga saat ini data hanya

dapat dikirimkan melalui jaringan listrik tegangan menengah dan jaringan listrik tegangan rendah.

Secara umum dalam mempelajari jaringan transmisi PLC dapat dikelompokkan menjadi dua bagian utama :

2.1.1.1 Struktur Jaringan Akses PLC

Jaringan ini merupakan jaringan yang terhubung langsung dengan backbone jaringan telekomunikasi. Jaringan akses PLC menggunakan jaringan tegangan rendah yang dinamakan “last mile communication network”. Jaringan akses PLC ini terhubung dengan jaringan backbone komunikasi WAN melalui

base/master station (BS) yang berada dekat dengan transformator unit atau

umumnya diletakkan pada gardu distribusi. Ilustrasi ini dapat dilihat pada Gambar 2.2 di bawah ini.

Gambar 2.2 Struktur jaringan akses PLC [4]

Dari Gambar 2.2 terlihat, bahwa proses menumpangkan informasi dari jaringan backbone komunikasi pada jaringan distribusi listrik terjadi pada

base/master station (BS). Proses ini terjadi di gardu distribusi, yaitu saat tegangan

tinggi diturunkan tegangannya. Infrastruktur jaringan backbone komunikasi yang digunakan, dapat berupa serat optik, kabel koaksial, jaringan nirkabel, maupun jaringan satelit. Base station PLC (master station) digunakan sebagai koneksi antara jaringan komunikasi backbone dan powerline transmisi medium, seperti ditunjukkan Gambar 2.3.

Gambar 2.3 Fungsi base station PLC [4]

Pada sisi pelanggan yang akan menggunakan jaringan PLC ini dapat menggunakan perangkat konversi, berupa modem PLC. Modem PLC digunakan untuk menghubungkan berbagai perangkat komunikasi dengan media transmisi kabel listrik, seperti ditunjukkan Gambar 2.4. Fungsi modem PLC melakukan konversi sinyal yang di terima dari jala-jala listrik menjadi bentuk sinyal standar yang dapat di gunakan dalam komunikasi konvensional, pada arah sebaliknya juga mengubah sinyal agar dapat di transmisikan melalui jala listrik. Dengan demikian komunikasi antara perangkat dengan jaringan backbone dapat terjadi. Modem PLC melakukan semua fungsi fisikal layer, termasuk modulasi dan codding. Layer komunikasi data tingkat dua termasuk MAC dan LLC juga menjadi fungsi modem ini.

Gambar 2.4 Fungsi modem PLC [4]

2.1.1.2 Jaringan PLC in-home

Jaringan ini menjelaskan bagaimana sistem PLC menggunakan infrastruktur listrik internal dalam sebuah bangunan sebagai media transmisi, sehingga memungkinkan membentuk jaringan lokal PLC. Dengan menghubungkan beberapa perangkat, seperti misalnya, komputer, printer perangkat video, telephone dll. Pada jaringan PLC in-home ini juga terdapat BS

yang berguna mengontrol jaringan PLC in-home serta memungkinkan terjadinya koneksi dengan jaringan listrik tegangan rendah. Untuk lebih jelasnya dapat dilihat pada Gambar 2.5 di bawah ini :

Gambar 2.5 Struktur jaringan PLC in-home [4]

Jaringan PLC in-home ini dapat digunakan untuk melingkupi satu rumah atau bangunan. Dengan menggunakan jaringan ini, pengendalian sebuah perangkat menjadi lebih terintegrasi. Jaringan in-home PLC ini sangat mendukung penerapan konsep home automation. Kekurangan sistem ini, pada kemampuan transfer ratenya yang terbatas, sehingga hanya dapat digunakan untuk transfer data kecepatan rendah.

2.1.2 Perangkat PLC

Modem merupakan perangkat yang bertanggung jawab pada proses pengiriman dan penerimaan data, berfungsi sebagai transceiver. Secara umum diagram blok perangkat PLC terdapat pada Gambar 2.6.

Gambar 2.6 Diagram blok perangkat PLC secara umum [3] Diagram PLC

Terdapat beberapa fungsi yang terlihat dalam Gambar 2.6, seperti microprocessor yang berfungsi menterjemahkan aplikasi user pada sistem PLC. Digital Signal

Processing sebagai interface yang mengkonversi sinyal informasi menjadi data

digital. Modulator/Demodulator untuk proses modulasi/demodulasi data, amplifier pada bagian Tx/Rx dan sirkuit kopling sebagai interface yang memungkinkan data dilewatkan pada kabel listrik.

2.2 QUADRATURE AMPLITUDE MODULATION (QAM)

Pemilihan teknik modulasi sangat penting agar dapat mengatasi gangguan kanal komunikasi, seperti noise, interferensi, atenuasi, dll. Terdapat banyak teknik modulasi digital yang dapat digunakan, dimana tiap teknik modulasi tersebut memiliki kelebihan. Umumnya pemilihan teknik modulasi, didasarkan pada kondisi kanal komunikasi, kebutuhan transfer data, efisiensi kanal dan tingkat kerumitan rangkaian.

Modulasi merupakan suatu proses dimana sebuah sinyal informasi dikonversi menjadi gelombang sinusoidal. Jika pada modulasi analog, sinyal informasi secara langsung dikonversikan ke suatu gelombang sinusoidal dengan frekuensi lebih tinggi. Namun pada modulasi digital, sinyal informasi akan dikonversi terlebih dahulu kedalam simbol digital untuk kemudian dilakukan proses modulasi. Sehingga pada modulasi digital suatu gelombang sinusoidal pada durasi T digunakan sebagai acuan terhadap sebuah simbol digital.

Terdapat tiga parameter utama sebagai identitas yang membedakan suatu gelombang dengan gelombang lainnya. Parameter tersebut ialah, amplitudo, frekuensi dan fasa. Sehingga proses modulasi, merupakan suatu proses melakukan variasi terhadap amplitudo, frekuensi, atau fasa pada suatu gelombang carrier sesuai dengan informasi yang dikirim atau dapat juga merupakan kombinasi terhadap ketiga parameter tersebut [7]. Bentuk umum gelombang carrier :

s(t) = A(t) cos θ(t) ... (2.1) dimana A(t) dan θ(t) merupakan amplitudo dan sudut yang bervariasi terhadap fungsi waktu. Sehingga dapat dituliskan :

θ(t) = ωo + Φ(t) ... (2.2) Dengan demikian didapatkan :

Dimana ωo adalah frekuensi carrier dalam radian dan Φ(t) merupakan fasa. Sedangkan jika kita berbicara mengenai frekuensi (f) yang dinyatakan dalam besaran hertz, dapat diperoleh dari hubungan ω = 2πf.

2.2.1 Prinsip Modulasi QAM

Berdasarkan tiga parameter yang menjadi identitas gelombang, sistem modulasi digital dapat dibedakan menjadi tiga, yaitu ASK, FSK dan PSK. Perkembangan selanjutnya memunculkan berbagai teknik modulasi yang merupakan kombinasi diantara ketiga sistem modulasi dasar tersebut. Misalnya mengkombinasikan antara modulasi amplitudo dan fasa, yang kemudian dikenal sebagai QAM. Agar lebih jelas mengenai perbedaan diantara ketiga teknik modulasi digital tersebut dapat dilihat pada Gambar 2.7

Gambar 2.7 Perbandingan modulasi digital [11]

Dapat dilihat perbedaan antara ASK, PSK dan FSK dalam mewakili bit 1 atau 0. Jika dibandingkan dengan ASK dan FSK, PSK memiliki keunggulan karena lebih tahan terhadap noise. Noise pada kanal komunikasi dapat mempengaruhi ampiltudo atau frekuensi gelombang hasil modulasi, akibatnya ASK dan FSK rentan terhadap noise.

QAM merupakan suatu teknik modulasi digital yang mengkombinasikan modulasi amplitudo dan fasa. Dalam modulasi M-ary PSK, amplitudo dari gelombang penyusun konstelasinya memiliki nilai amplitudo yang sama, akibatnya informasi yang dibawa hanya dapat dibedakan berdasarkan fasa awal

gelombang yang ditransmisi. Misalnya dalam kasus QPSK, maka gelombang yang mewakili tiap simbol dibedakan dengan beda fasa sebesar π/2 atau 45o, sedangkan jika menggunakan 8-PSK maka setiap gelombang memiliki beda fase π/4 atau 22,5o

. Masalah muncul jika menggunakan M-ary PSK orde tinggi, karena perbedaan fasa tiap gelombang menjadi sangat kecil. Sehingga akan sulit membedakan gelombang yang satu terhadap gelombang yang lain, terlebih dengan adanya gangguan pada kanal komunikasi yang dapat menyebabkan terjadinya kesalahan dalam mengolah informasi.

Modulasi QAM, pada dasarnya juga melakukan modulasi fasa sama dengan teknik modulasi QPSK. Namun pada QAM selain fasa, modulasi juga dilakukan pada amplitudo. Hal ini dapat dilakukan dengan memodifikasi gelombang pada kanal in-phase (I) dan quadrature (Q). Sehingga gelombang yang menyusun konstelasinya selain memiliki fasa yang berbeda juga amplitudo yang bervariasi. Untuk itu dapat disimpulkan bahwa gelombang QAM merupakan kombinasi antara PSK dan PAM, sehingga fungsi dasar dari gelombang QAM memiliki kemiripan dengan sinyal PSK :

(

)

2 ( ) j m j c m m m s t =

∑

A eθ g t−mT e πf t

( )

cos 2

(

)

sin 2

(

)

m c m c A g t π f t θ πf t θ = ⎡_⎣ + + + m ⎤_⎦... (2.4)

Dengan Am = ( AI2 + AQ2 )1/2, dimana AIdan AQ ialah informasi yang dibawa gelombang pada masing-masing kanal yang berupa sinyal PAM, sedangkan g(t) merupakan gelombang pulsa baik dengan bentuk gelombang persegi ataupun gelombang segitiga. Parameter Amg(t) dapat disederhanakan menjadi Am(t) yang menggambarkan modulasi amplitudo. Dan indikasi modulasi fasa ditunjukkan oleh parameter θm dengan nilai :

1 tan Q m I A A θ ₌ − ⎛ ⎜ ⎝ ⎠ ⎞ ⎟ ...(2.5) 2.2.2 Modulasi 16-QAM

Pada M-ary QAM, nilai M menunjukkan jumlah gelombang kombinasi amplitudo dan fasa yang digunakan untuk mewakili tiap simbol informasi. Nilai M ini dapat merupakan kombinasi M1 level PAM dan M2 level PSK dalam membentuk suatu konstelasi gelombang QAM, dengan ketentuan M = M1 M2

level [7]. Gambar diagram konstelasi rectangular dengan berbagai kombinasi nilai level M dapat dilihat pada Gambar 2.8.

Gambar 2.8 Konstelasi sinyal QAM rectangular dengan berbagai nilai M [7]

Teknik modulasi 16-QAM artinya digunakan 16 variasi simbol dalam menterjemahkan bit-bit data, dimana tiap simbol terdiri atas empat bit. Dengan mengirim empat bit tiap simbol maka penggunaan bandwidth menjadi lebih efisien dibandingkan QPSK yang mengirim dua bit tiap simbolnya [8]. Pada 16 QAM terdapat beberapa cara pembentukan konstelasi. Satu diantaranya model konstelasi rectangular atau pada beberapa sumber dinamakan konstelasi square. Konstelasi ini memiliki beberapa keuntungan dalam pembentukkannya serta nilai efisiensi daya yang dihasilkan nilainya juga tidak terlalu jauh jika dibandingkan dengan konstelasi optimalnya.

Secara umum diagram blok pemancar dan penerima 16 QAM dengan konstelasi rectangular akan dijelaskan secara singkat. Untuk blok diagram dari pemancar 16 QAM seperti terlihat pada Gambar 2.9 berikut :

Pada blok diagram pemancar 16 QAM, dibuat asumsi umum bahwa input merupakan sinyal informasi yang telah diubah dalam bentuk bit data. Input ini kemudian dipisahkan pada proses serial to parallel convertion untuk menghasilkan pasangan dua bit pada kanal I dan kanal Q. Kanal Q diisi dengan dua bit MSB dan dua bit sisa pada kanal I. Selanjutnya pasangan dua bit paralel dikodekan dengan metode mapping, dalam hal ini digunakan gray coding. Pasangan bit informasi pada tiap kanal yang telah dikodekan ini kemudian akan memodulasi amplitudo gelombang carrier. Pada proses modulasi fasa, kanal Q memodulasi gelombang sinusoidal yang memiliki fasa awal radian (sin 2πfct) yang disebut sebagai kanal quadrature, dan kanal I memodulasi gelombang sinusoidal dengan fasa awal –π/2 radian (cos 2πfct) yang disebut sebagai kanal in-phase.

Carrier yang telah termodulasi ini kemudian dikombinasikan untuk menghasilkan

16 macam simbol yang diwakilkan oleh 16 kombinasi gelombang dengan amplitudo dan fasa bervariasi yang siap ditransmisi.

Untuk blok diagram dari penerima 16 QAM dengan konstelasi rectangular seperti terlihat pada Gambar 2.10

Gambar 2.10 Block diagram penerima 16 QAM [7]

Secara umum blok diagram penerima pada 16 QAM mirip seperti pada penerima QPSK, hanya pada sistem 16 QAM masing-masing kanal tersusun atas dua bit informasi. Seperti halnya pada blok diagram pemancar, pada bagian penerima proses pembentukan konstelasi ditentukan pada proses demapping. Untuk lebih mudahnya pada bagian demapping ini diberikan asumsi bahwa proses pembangkitan carrier lokal yang dihasilkan oleh penerima bekerja sempurna, artinya memiliki amplitudo dan fasa yang tepat sama dengan sinyal termodulasi

dari pemancar. Sebelum dilakukan proses demapping, gelombang yang diterima harus melalui tahapan filtering dengan menggunakan lowpass filter, gelombang PAM pada masing-masing kanal dideteksi berdasarkan levelnya. Pada proses demapping yang dilakukan ditentukan bagaimana proses mapping yang digunakan pada bagian pemancar. Beberapa diantaranya seperti, natural binary code, 2 D

gray code, sum of QPSK, sum of DQPSK. [7]. Sehingga metode demapping yang

dipilih harus sesuai dengan metode mapping yang digunakan bagian pemancar.

2.2.3 Proses Mapping 16-QAM (16 QAM Natural Binary Code)

Proses mapping menentukan bagaimana menempatkan informasi input dalam bentuk konstelasi yang dalam hal ini konstelasi rectangular. Salah satu metode mapping yang dapat digunakan ialah 16 QAM natural binary code. Pada metode mapping ini, pasangan dua bit pada kanal Q dan dua bit kanal I dikodekan secara alami [7]. Dua pasangan bit yang dikodekan pada masing-masing kanal dapat dilihat pada Tabel 2.1 dibawah ini

Tabel 2.1 Output Kanal Q dan Kanal I Pada Natural Binary Code [7] Pasangan Bit

Input Natural Binary Code

Q I Q Output Kanal Q I Output Kanal I

00 00 00 -3 Sin (2πfct) 00 -3 Cos (2πfct)

01 01 01 -1 Sin (2πfct) 01 -1 Cos (2πfct)

10 10 10 +1 Sin (2πfct) 10 +1 Cos (2πfct)

11 11 11 +3 Sin (2πfct) 11 +3 Cos (2πfct)

Dari Tabel 2.1, baik pada kanal Q maupun kanal I masing-masing memiliki empat variasi gelombang keluaran. Output modulator pada kanal Q adalah : +1sin(2πfct) ; +3sin (2πfct); -3sin (2πfct) dan -1sin(2πfct). Sedangkan output modulator pada kanal I adalah +1cos(2πfct); +3cos(2πfct); -3cos(2πfct) dan -1cos(2πfct). Kombinasi dari empat nilai gelombang di I dan empat nilai di Q inilah yang kemudian menghasilkan 16 macam kombinasi gelombang untuk mengirimkan simbol. Dimana tiap 1 simbol informasi yang dikirim akan diwakilkan dengan empat bit. Dengan demikian modulasi 16-QAM memiliki tingkat efisiensi bandwidth yang lebih baik dibandingkan dengan modulasi QPSK, yang tiap

simbolnya hanya diwakili dengan dua bit. Gambar konstelasi sinyal pada Gambar 2.11 dapat memberi gambaran lebih jelas.

Gambar 2.11Konstelasi sinyal 16 QAM rectangular dengan natural binary code [7]

Konstelasi sinyal antara dua titik yang berdekatan mungkin terjadi perbedaan dua bit, sehingga penerima melakukan kesalahan dalam menerjemahkan suatu informasi dapat menyebabkan kesalahan dua bit. Misalnya pemancar mengirimkan informasi 0101, namun karena kesalahan dipenerima maka dapat diterjemahkan sebagai 0110, sehingga terjadi kesalahan dua bit. Ini dapat terjadi terkait letak kedua simbol yang berdekatan dalam konstelasi sinyal, pada kondisi real kedua simbol tersebut memiliki amplitude yang sama hanya dibedakan oleh fasa sebesar π/2 radian.

BAB III

PERANCANGAN RANGKAIAN MODULATOR

16-QAM MENGGUNAKAN KOMPONEN

LOGIKA

3.1 KONSEP PERANCANGAN MODULATOR 16-QAM

Modulator 16-QAM dibuat menggunakan rangkaian yang berbasiskan komponen logika. Dalam hal ini komponen logika di implementasikan dengan IC TTL. Komponen logika dianggap memiliki kelebihan karena memiliki tingkat presisi yang baik, namun disisi lain proses sinkronisasi merupakan tantangan tersendiri dalam menyusun sebuah rangkaian berbasisikan komponen logika. Perbedaan utama modulator konvensional dengan modulator yang berbasiskan komponen logika terletak pada sinyal carrier yang memodulasi data. Jika pada modulator konvensional gelombang carrier yang dimodulasi berupa gelombang analog sinusoidal. Pada modulator berbasiskan komponen logika ini gelombang carrier yang dimodulasi ialah gelombang squarewave, baru diubah menjadi gelombang analog sinusoidal saat akan ditransmisikan pada saluran komunikasi [10].

Dalam merancang rangkaian modulator QAM, algoritma modulasi 16-QAM konvensional mengalami beberapa penyesuaian agar dapat diimplementasikan pada rangkaian logika. Penyesuaian diperlukan karena pada komponen logika terdapat beberapa keterbatasan. Satu diantaranya ialah ketidakmampuan komponen logika untuk melakukan variasi amplitudo dalam menggambarkan bit informasi ”1” yang umumnya hanya digambarkan dengan satu nilai tegangan. Sedangkan prinsip dasar modulasi 16-QAM ialah adanya variasi amplitudo dalam menggambarkan sinyal informasinya. Penyesuaian yang dilakukan tetap tidak menghilangkan prinsip dasar dari teknik modulasi 16-QAM. Blok diagram dari modulator 16-QAM yang dibuat terdapat pada Gambar 3.1

Gambar 3.1 Blok diagram modulator 16-QAM

Blok diagram pada Gambar 3.1 menjelaskan urutan tahapan proses pada modulator 16-QAM berbasiskan komponen logika. Secara umum tidak terdapat banyak perbedaan dengan modulasi 16-QAM konvensional. Perbedaan hanya terdapat pada penggunaan gelombang squarewave sebagai carrier. Juga proses peningkatan amplitudo carrier yang dilakukan setelah carrier dimodulasi oleh bit data, dimana pada sistem konvensional peningkatan amplitudo carrier dilakukan sebelum gelombang tersebut dimodulasikan. Selain itu blok diagram juga menjelaskan penggunaan natural binary code sebagai metode mapping yang digunakan. Serial data biner diubah menjadi data paralel untuk kemudian dipisahkan masing dua bit untuk kanal I dan kanal Q. Data pada masing-masing kanal dikodekan menurut natural binary code yang telah didefinisikan terlebih dahulu. Bit-bit data tersebut kemudian akan memodulasi carrier

squarewave sesuai dengan ketentuan yang ditetapkan natural binary code. Hasil

modulasi yang berbentuk gelombang squarewave ini selanjutnya diubah menjadi gelombang analog sinusoidal agar dapat dilewatkan pada medium transmisi kabel listrik. Bagian terakhir merupakan rangkaian penjumlah sinyal dari kedua kanal dan amplifier agar modulated signal yang dikirim memiliki level tegangan tertentu.

3.2 SIMULASI MODULATOR 16-QAM

Untuk merancangan modulator 16-QAM digunakan program simulasi. Simulasi rangkaian dibuat menggunakan perangkat lunak NI Multisim Power Pro

10 versi 10.0.1 yang dijalankan pada sistem operasi operasi Microsoft Windows XP SP2. Perangkat lunak ini berisi berbagai komponen logika, analog, alat ukur,

display sinyal dan sumber sinyal. Diagram alir perancangan simulasi modulator 16-QAM berbasiskan komponen logika ditunjukkan Gambar 3.2.

Diagram alir tersebut dibuat untuk menterjemahkan blok diagram pada Gambar 3.1. Input pada rangkaian modulator diasumsikan sudah berupa serial bit biner. Tiap pasangan dua bit data kemudian dipisahkan pada rangkaian splitter data untuk diteruskan pada kanal I dan kanal Q. Operasi yang dilakukan pada masing-masing kanal sama, hanya terdapat perbedaan pada jenis carrier yang memodulasi. Sebelum proses modulasi, terjadi proses identifikasi nilai pasangan bit data. Proses identifikasi ini bertujuan untuk mengenali nilai pasangan bit data agar dapat diproses sesuai ketentuan yang ditetapkan. Pemilihan akan membagi pasangan bit data kedalam dua kelompok. Kelompok pertama pasangan bit dengan nilai 00/11, sedangkan kelompok kedua 01/10. Untuk pasangan bit dengan nilai 01/10 dilakukan proses penguatan level gelombang setelah proses modulasi, hal ini untuk menerapkan variasi amplitudo pada modulasi 16-QAM. Setelah itu tiap gelombang dilewatkan pada rangkaian filter dan terakhir dijumlahkan untuk kemudian diteruskan pada medium transmisi.

Untuk mempermudah pemahaman prinsip kerja modulator digunakan diagram hierarki, dimana penyusunan hierarki tersebut didasarkan pada fungsi kerja tiap sub-sistem. Diagram hierarki ini dapat dilihat pada Gambar 3.3

Gambar 3.3 Diagram hierarki modulator 16-QAM

Berdasarkan Gambar 3.3, terdapat 11 jenis blok hierarki dengan fungsi kerja yang berbeda. Berdasarkan fungsi tiap blok, sistem ini dibagi menjadi beberapa sub-sistem yang bertanggung jawab terhadap fungsinya masing-masing. Sub-sub-sistem terdiri atas :

1. Sub-sistem pembangkit gelombang squarewave (clock) 2. Sub-sistem counter

3. Sub-sistem pemisah data (splitter)

4. Sub-sistem kanal I dan kanal Q (I_channel dan Q_channel) 5. Sub-sistem pembangkit carrier (carrier)

6. Sub-sistem identifikasi data (Identifikasi_Data) 7. Sub-sistem selektor carrier (selector_carrier) 8. Sub-sistem modulasi

9. Sub-sistem penguat (amplifier) 10. Sub-sistem filter

11. Sub-sistem rangkaian penjumlah (summing_modulated_signal) Tiap sub-sistem akan dijelaskan untuk memahami prinsip kerjanya.

3.2.1. Rangkaian Sub-sistem Pembangkit Gelombang Squarewave

Rangkaian ini berfungsi untuk menghasilkan gelombang squarewave. Gelombang squarewave yang dihasilkan pada rangkaian ini digunakan sebagai pewaktu utama (master clock) timming operasional tiap komponen dalam menjalankan keseluruhan proses. Penerapan master clock secara terpusat bertujuan agar operasi tiap bagian sistem berjalan sinkron. Perancangan rangkaian pada sub-sistem ini ditujukan untuk menghasilkan gelombang squarewave dengan frekuensi 700KHz dan duty cycle sebesar 50 %. Skematik rangkaian pembangkit gelombang squarewave ditunjukkan pada Gambar 3.4

Sebagai trigger gelombang squarewave digunakan IC LM555 yang menggunakan sistem konfigurasi astabil. Konfigurasi rangkaian pembangkit gelombang

squarewave ini mengacu pada konfigurasi rangkaian IC LM555 astabil, Gambar

3.5

Gambar 3.5 Konfigurasi IC LM555 astabil [9]

Dengan karakteristik IC LM555 terdapat pada Tabel 3.1.

Tabel 3.1 Karakteristik IC LM555 [9] No Kaki IC Karakteristik 1 Ground (GND) 2 Trigger (TRI) 3 Output (OUT) 4 Reset (RST)

5 Control Voltage (CON) 6 Threshold (THR) 7 Discharge (DIS)

8 + Vcc (VCC)

Persamaan yang digunakan dalam menentukan besarnya nilai hambatan dan kapasitor yang diperlukan untuk menghasilkan bentuk gelombang squarewave berdasarkan konfigurasi Gambar 3.5.

Nilai frekuensi ditentukan dengan rumus [9] :

1.44 ( A 2 B) f R R C = + ……...(3.1)

2 B A B R D R R = + ...…...….…………....…...………....(3.2)

Dengan memasukkan nilai frekuensi, duty cycle dan kapasitansi C yang dibutuhkan pada persamaan (3.1) dan persamaan (3.2), akan diperoleh nilai RA dan RB.

Jika ingin memperoleh duty cycle sebesar 0.5, berdasarkan persamaan (3.2) akan mengakibatkan nilai RA yang digunakan bernilai 0, kondisi tidak diperkenankan. 0.5 2 B A B R R R = + 0.5R_A+R_B =R_B, sehingga nilai RA : 0 A R = ...(3.3)

Sehingga pada rangkaian digunakan nilai duty cycle yang mendekati 50 %, yaitu sebesar 45 %. Perhitungan untuk duty cycle 45 % berdasarkan persamaan (3.2) :

0, 45 2 B A B R R R = + .

sehingga diperoleh nilai Rb : 4, 5

B A

R = R ...(3.4) dengan mensubtitusi persamaan (3.4) ke persamaan (3.1), diperoleh :

(

101, 44A

)

f

R C

=

× atau dapat ditulis : 1, 44 10 A R f C = × × ...(3.5) dengan memasukkan nilai frekuensi (f) = 700 KHz dan nilai C = 10 pF ke persamaan (3.5), diperoleh : 5 11 1, 44 20, 57 10 7 10 10 A R = ₋ = K × × × Ω

dengan mensubtitusi nilai RA ke persamaan (3.4), diperoleh nilai RB : 4, 5 20, 57 92, 57

B

R = × KΩ = KΩ

Untuk memudahkan, nilai RA dan RB dibulatkan. Seperti terdapat pada Gambar 3.4, digunakan nilai RA = 20 KΩ dan RB = 90 KΩ.

3.2.2. Rangkaian Sub-sistem Counter

Rangkaian sub-sistem counter ini bertanggung jawab dalam mengatur pewaktuan pada beberapa proses seperti, clock pada D Flip-flop, clock pemisah data dan juga digunakan dalam menganalogikan serial bit data input. Prinsip kerja rangkaian ini dengan memanfaatkan fungsi counter yaitu membagi frekuensi gelombang input. Rangkaian ini terhubung dengan rangkaian pemisah data dan rangkaian sampling bit yang membagi aliran bit data pada kanal I dan kanal Q. Diagram skematik rangkaian sub-sistem counter ini ditunjukkan oleh Gambar 3.6

Gambar 3.6 Rangkaian sub-sistem counter

Rangkaian tersusun atas dua buah IC counter 74LS163D yang disusun seri. IC

counter 74LS163D merupakan komponen 4-bit binary synchronous counter.

Rangkaian 4-bit binary synchronous counter berfungsi untuk melakukan perhitungan biner dari 0000 hingga 1111 secara berulang. Pada Gambar 3.7 dapat dilihat timming diagram karakteristik 4-bit binary synchronous counter.

Gambar 3.7 Timming diagram 4-bit binary counter

Tabel 3.2 Karakteristik Fungsi IC 74LS163D

INPUT OUTPUT

~CLR CLK ENP ENT ~LOAD A-B-C-D QN RCO

MODE L H H H H ↑ ↑ ↑ ↑ ↑ X X H L X X X H X L X L H H H X M X X X 0 M C q q 0 (1) (1) (1) 0 Reset Parallel Load Count Hold Hold Keterangan :

L = Low state condition (0) H = High state condition (1) ↑ = Low to High Transition X = Don’t Care

M = Variable C = Count

q = Present State (tidak berubah dari kondisi semula)

(1) = High saat counter mencapai akhir perhitungan (QN = HHHH) Gelombang input berasal dari rangkaian master clock. Dengan demikian gelombang pada QA memiliki frekuensi ½ kali frekuensi gelombang input, frekuensi gelombang QB ¼ kali gelombang input, frekuensi gelombang QC 1/8 kali gelombang input dan frekuensi gelombang QD 1/16 kali gelombang input. Berdasarkan Gambar 3.6 data di analogikan dengan keluaran QD dari IC counter 74LS163D yang pertama, yang memiliki frekuensi 1/16 kali frekuensi master

clock. Karena satu frekuensi gelombang squarewave yang digunakan sebagai clock (hertz) menggambarkan dua nilai bit, bit 1 dan bit 0 maka frekuensi bit data (bit per second) dalam hal ini dua kali lipat dari frekuensi clock yang digunakan

untuk menganalogikan bit data. Konfigurasi sesuai Gambar 3.6 diperoleh agar frekuensi carrier (Hz) menjadi empat kali lebih tinggi dari frekuensi bit data (bps). Sedangkan carrier yang dibangkitkan oleh rangkaian pada sub-sistem pembangkit carrier memiliki frekuensi ½ kali frekuensi master clock. Keluaran QA dari IC counter 74LS163D yang kedua digunakan sebagai clock rangkaian sub-sistem pemisah data, frekuensinya 1/4 kali frekuensi bit data (bps). Ini

dimaksudkan agar dapat memisahkan tiap dua bit. Agar saat diteruskan ke kanal I dan kanal Q tidak ada data yang hilang, frekuensi clock yang digunakan pada D flip-flop (Hz) harus memiliki frekuensi sama dengan frekuensi bit data (bps), yang artinya diperoleh dari keluaran QC IC counter 74LS163D yang pertama.

3.2.3. Rangkaian Sub-sistem Pemisah Data

Rangkaian yang terdapat pada sub-sistem ini berfungsi dalam melakukan proses pemisahan tiap dua bit data. Pada modulasi 16-QAM tiap simbol diwakilkan oleh empat bit. Tiap pasang bit dari empat bit tersebut dipisahkan untuk kemudian secara bergantian dikirimkan pada kanal I dan kanal Q. Kanal Q berisi pasangan bit MSB sedangkan pasangan bit LSB pada kanal I. Rangkaian yang digunakan sebagai splitter ini ditunjukkan pada Gambar 3.8.

Gambar 3.8 Rangkaian sub-sistem pemisah data

Rangkaian pemisah data yang digunakan terdiri atas gerbang logika AND dan NOT. Gerbang AND menggunakan komponen IC 74LS08J dan komponen gerbang NOT menggunakan IC 74LS04N. Prinsip kerja rangkaian pemisah data ini memanfaatkan karakterisitk gerbang logika AND, seperti dapat dilihat pada Tabel 3.3.

Tabel 3.3 Tabel kebenaran AND x y F 0 0 0 0 1 0 1 0 0 1 1 1

Dengan memanfaatkan prinsip karakteristik gerbang AND pada rangkaian pemisah, dapat dijelaskan bahwa proses pemisahan bit data ditentukan oleh nilai

clock sebagai salah satu input pada gerbang AND. Satu kaki dari gerbang AND

dihubungkan ke serial data, sedangkan kaki lainnya dihubungkan ke clock yang dihasilkan dari rangkaian sub-sistem counter dengan penambahan gerbang logika NOT pada salah satu AND. Pemberian clock dan adanya gerbang logika NOT yang membuat gerbang AND bergantian aktif secara periodik. Sebagaimana yang telah dijelaskan rangkaian sub-sistem counter pada sub-bab 3.2.2, agar dapat memisahkan tiap dua data pada kanal I dan kanal Q maka frekuensi clock yang diberikan pada gerbang AND (Hz) harus sama dengan frekuensi bit data (bps).

3.2.4. Rangkaian Sub-sistem Kanal I dan Kanal Q

Rangkaian ini memanfaatkan karakteristik kerja sebuah komponen D flip-flop dimana data baru akan disampel jika pada clock terjadi transisi. Rangkaian dasar yang menyusun IC D flip-flop 74LS74D pada Gambar 3.9

S

R

Q D

CP

Gambar 3.9 Rangkaian gerbang logika D flip-flop

Nilai input D baru akan disampel jika pada clock terjadi kondisi possitive edge

triggering (“0” ke “1”). Tabel 3.4 menjelaskan variasi present state / next state D

Tabel 3.4 Karakteristik D flip-flop CP D Q 0 1 1 X 0 1 No Change Q=0 (Reset) Q=1 (Set)

Setelah melalui rangkaian pemisah data, aliran bit data menuju masing-masing kanal. Kanal I merupakan kanal yang lebih dulu menerima aliran bit data karena bit data yang masuk pada kanal ini merupakan pasangan bit LSB. Rangkaian pada sub-sistem ini terdiri atas empat buah IC D flip-flop 74LS74D yang disusun serial. Skematik rangkaian sub-sistem ini ditunjukkan Gambar 3.10.

Gambar 3.10 Rangkaian sub-sistem kanal I

Hanya komponen IC D flip-flop pertama yang menerima input bit data dari hasil keluaran rangkaian pemisah data, sedangkan komponen IC D flip-flop selanjutnya menerima input yang berasal dari keluaran IC D flip-flop sebelumnya. Keempat IC menerima clock dengan frekuensi sama dari keluaran rangkaian sub-sistem

counter, dimana clock yang digunakan pada D flip-flop memiliki frekuensi sama

bertujuan sebagai buffer, agar aliran bit data pada kanal I dapat sinkron dengan aliran bit data kanal Q. Sehingga bit data yang diproses selanjutnya dari kanal I berada pada dua komponen IC D flip-flop terakhir, yang pada Gambar 3.10 ditunjukkan sebagai keluaran I_1 dan I_2.

Prinsip kerja rangkaian pada sistem kanal Q sama seperti pada sub-sistem kanal I. Rangkaian ini juga menggunakan komponen IC D flip-flop 74LS74D. Perbedaannya hanya terletak pada jumlah D flip-flop yang digunakan. Rangkaian kanal Q hanya membutuhkan dua buah D flip-flop. Untuk lebih jelas dapat dilihat pada Gambar 3.11.

Gambar 3.11 Rangkaian sub-sistem kanal Q

Bit data yang dilewatkan pada kanal Q berasal dari pasangan bit MSB sebuah simbol, sehingga proses sampling kanal Q dilakukan setelah proses sampling kanal I. Ini yang menyebabkan pada rangkaian kanal I dibutuhkan dua buah D flip-flop tambahan sebagai buffer. Pada Gambar 3.11 pasangan bit keluaran kanal Q ditunjukkan sebagai Q_1 dan Q_2.

3.2.5. Rangkaian Sub-sistem Pembangkit Carrier

Rangkaian ini berfungsi sebagai penghasil gelombang carrier untuk proses modulasi. Perbedaan utama rangkaian modulator digital konvensional dengan rangkaian modulator digital berbasiskan komponen logika terdapat pada rangkaian sub-sistem ini. Tujuan utama rangkaian ini untuk menghasilkan carrier berbentuk gelombang squarewave. Jika pada rangkaian modulator konvensional, data akan memodulasi carrier yang berbentuk gelombang sinusoidal dengan perbedaan fasa tertentu. Pada rangkaian modulator berbasiskan komponen logika ini, data akan memodulasi carrier berbentuk gelombang squarewave yang juga

telah disesuaikan fasanya. Modulasi 16-QAM menggunakan empat macam variasi fasa gelombang. Pada perancangan, empat fasa gelombang yang digunakan ialah 0 rad, 1/2 π rad, 3/2 π rad, π rad (0°, 90°, 270°, 180°). Dengan demikian terdapat dua macam pergeseran fasa, yaitu pergeseran sebesar 90° dan 180°

Konfigurasi skematik rangkaian pembangkit carrier ini ditunjukkan pada Gambar 3.12

Gambar 3.12 Rangkaian sub-sistem pembangkit carrier

Rangkaian terdiri dari dua buah IC counter yang disusun paralel. Perbedaan fasa sebesar π/2 rad diperoleh dengan menambahkan komponen IC 74LS04N yang merupakan gerbang logika NOT pada clock salah satu IC counter. Untuk perbedaan fasa 180° dapat dilakukan dengan mengatur timming nilai high dan low gelombang squarewave. Dengan mengasumsikan keluaran dari counter yang tidak menggunakan komponen NOT sebagai gelombang dengan fungsi sin, maka gelombang keluaran counter yang menggunakan NOT memiliki fungsi cos.

3.2.6. Rangkaian Sub-sistem Identifikasi Bit Data

Pada modulasi 16-QAM tiap kanal I dan kanal Q menggunakan empat variasi gelombang carrier dengan variasi fasa dan amplitudo sesuai dengan nilai bit data yang memodulasi. Dengan menggunakan metode mapping natural binary

code tiap pasangan bit dapat di kodekan secara natural. Mapping natural binary code yang digunakan pada sistem modulasi 16-QAM yang dibuat dapat dilihat

yang telah dijelaskan pada sub-bab 2.2.3 (Tabel 2.1). Namun penyesuaian ini tanpa menghilangkan prinsip dasar modulasi digital 16-QAM.

Nilai amplitudo minus diimplementasikan dengan perbedaan fasa sebesar π rad pada carrier berbentuk gelombang squarewave. Perbedaan jenis gelombang (sin atau cos) digambarkan dengan perbedaan fasa sebesar π/2 rad pada carrier gelombang squarewave.

Tabel 3.5 Mapping Natural Binary Code Pasangan Bit

Input Natural Binary Code

Q I Q Output Kanal Q I Output Kanal I

00 00 00 +15 Cos (2πft) 00 +15 Sin (2πft) 01 01 01 +5 Cos (2πft) 01 +5 Sin (2πft) 10 10 10 -5 Cos (2πft) 10 -5 Sin (2πft) 11 11 11 -15 Cos (2πft) 11 -15 Sin (2πft)

Rangkaian sub-sistem selektor data ini berfungsi melakukan proses pengenalan nilai pasangan bit data, apakah bernilai 00, 01, 10 atau 11 agar dapat dikodekan dengan carrier yang sesuai seperti terdapat pada Tabel 3.5. Skematik rangkaian selektor ini ditunjukkan dengan Gambar 3.13.

Gambar 3.13 Rangkaian sub-sistem identifikasi bit data

Terdapat tiga komponen logika yang menyusun rangkaian selektor data. Gerbang logika XOR menggunakan jenis IC 74LS386D, komponen IC 74LS155D merupakan IC demultiplexer dan gerbang logika NOT menggunakan IC 74LS04N. Karakteristik gerbang logika XOR terdapat pada Tabel 3.6.

Tabel 3.6 Tabel kebenaran XOR A B A ⊗ B 0 0 0 0 1 1 1 0 1 1 1 0

Berdasarkan Tabel 3.6, keluaran XOR akan bernilai 0 ketika kedua inputnya memiliki nilai yang sama dan bernilai 1 jika terdapat perbedaan antara nilai inputnya. Dengan membandingkan kedua bit dari tiap pasang bit data, maka pasangan bit dapat dikelompokkan menjadi dua. Kelompok pertama bit dengan nilai 00 atau 11 (menggunakan carrier dengan amplitudo ± 15 V) dan kelompok kedua bit dengan nilai 01 atau 10 (menggunakan carrier dengan amplitudo ± 5 V). Data biner hanya terdiri atas bit 1 dan bit 0, kedua bit ini diwakilkan dengan gelombang squarewave yang berbeda fasa sebesar π rad. Pada gelombang analog sinusoidal, perbedaan fasa sebesar π rad menunjukkan perbedaan amplitudo gelombang yang saling berlawanan (misalnya gelombang +5sin(2πft) dengan gelombang -5sin(2πft)). Bit 0 diasumsikan sebagai identitas penggunaan gelombang carrier dengan amplitudo positif, sedangkan bit 1 diasumsikan sebagai identitas penggunaan gelombang carrier dengan amplitudo negatif. Sehingga sesuai Tabel 3.5 hanya dibutuhkan satu bit dari tiap pasangan bit (bit ke-1) dalam menentukan penggunaan gelombang carrier dengan amplitudo positif atau negatif.

Keluaran IC XOR ini kemudian digunakan sebagai masukkan selektor pada komponen IC 74LS155D yang merupakan IC demultiplexer. Prinsip kerja komponen ini ialah ditunjukkan Gambar 3.14.

Y0 Y1 Y2 Y3 B A input Selector Line

data yang masuk pada kaki 1 (1C) akan diteruskan dan keluar melalui kaki-kaki 4 (1Y0), 5 (1Y1), 6 (1Y2), 7 (1Y3) sesuai dengan variasi nilai yang terdapat pada selektor kaki 3 (B) dan 13 (A). Dengan karakteristik terdapat pada Tabel 3.7

Tabel 3.7 Tabel Karakteristik Demultilexer

B A Output

0 0 1Y0

0 1 1Y1

1 0 1Y2

1 1 1Y3

Karena hanya menggunakan dua keluaran, maka selektor B diberi nilai 0 dan variasi hanya dilakukan pada selektor A. Kelompok data pertama akan mengakibatkan XOR bernilai 0 sehingga selektor A bernilai 0 dan bit data akan dilewatkan pada pin output 1Y0. Sebaliknya kelompok data kedua berakibat XOR mempunyai nilai 1 sehingga selektor A bernilai 1 dan bit data akan dilewatkan pada pin output 1Y1. Bit data yang dilewatkan pada demultiplexer hanya satu bit, yaitu bit ke-1 dari tiap pasangan bit (hanya melewatkan bit 1 pada pasangan bit (10) karena sudah cukup dapat mewakili nilai bit data yang digunakan dalam memodulasi carrier. Komponen gerbang logika NOT (IC 74LS04N) digunakan untuk mengembalikan data kepada nilainya semula, karena karakteristik dari IC

demultiplexer 74LS155D, data keluaran pada output mengalami inverse.

3.2.7. Rangkaian Sub-sistem Selektor Carrier

Jika pada sub-sistem sebelumnya proses seleksi dilakukan untuk mengidentifikasi bit data. Sub-sistem ini bertujuan menentukan carrier mana yang aktif saat akan dilakukan proses modulasi oleh bit data sesuai ketentuan mapping

natural binary code yang ditetapkan. Skematik rangkaian sub-sistem dapat dilihat

Gambar 3.15 Rangkaian sub-sistem selector carrier

Rangkaian ini memanfaatkan fungsi BJT sebagai switch. Komponen BJT yang digunakan jenis IC 2N2222A NPN BJT. Nilai tegangan input yang diberikan pada

base digunakan untuk mengendalikan kondisi switch antara collector dan emitter.

Fungsi BJT sebagai switch dapat dijelaskan pada Gambar 3.16. Ketika nilai Vs ≤ 0, dioda emitter-base dan dioda collector-base direverse-biased sehingga BJT cut-off dan tidak ada arus yang mengalir pada rangkaian. Akibatnya Vo = VCC dan ic = 0 kondisi ini dinamakan open switch, Sebaliknya ketika nilai Vs ≥ 0, BJT saturasi kondisi ini merupakan closed switch. Pada kondisi ini tegangan Vo sesuai dengan tegangan pada emitter, sesuai Gambar 3.15 Vo akan bernilai nol. + Vs _ + VCC + Vo _ Rb Ra ib ic

Fungsi BJT sebagai switch ini dimanfaatkan untuk menentukan kapan

carrier dikirim untuk memodulasi data sesuai dengan nilai data yang

bersangkutan. Seperti telah dijelaskan pada sub-sistem selektor data, tiap kanal (kanal I dan Q) mempunyai dua jenis kelompok data (data 00/11 dan data 01/10). Kedua kelompok data ini tidak secara bersamaan memodulasi carrier, hanya ada salah satu kelompok jenis data yang aktif tiap saat. Oleh karena itu diperlukan pengaturan carrier yang aktif sesuai dengan kelompok data yang akan memodulasi. Sesuai Gambar 3.15, sinyal yang digunakan sebagai selektor berasal dari rangkaian pada sub-sistem selektor data. Ketika sinyal select bernilai 0, output yang dihasilkan merupakan carrier, sedangkan jika sinyal select bernilai 1 output rangkaian menjadi 0. Pada rangkaian sub-sistem ini BJT disusun paralel dengan tambahan komponen IC 74LS04N yang merupakan gerbang logika NOT pada salah satu rangkaian, sehingga fungsi kedua rangkaian menjadi berkebalikkan.

3.2.8. Rangkaian Sub-sistem Modulasi

Proses modulasi ialah proses perkalian antara data dengan gelombang

carrier. Untuk kemudian diperoleh gelombang hasil modulasi (modulated signal).

Sub-sistem ini yang bertanggung jawab melakukan proses modulasi carrier oleh sinyal data. Untuk bit data dengan nilai 0 akan diwakilkan dengan carrier gelombang squarewave yang memiliki fasa 0°. Untuk bit data yang bernilai 1 akan diwakilkan oleh carrier gelombang kotak dengan fasa 180°. Pada rangkaian modulator berbasiskan rangkaian logika ini, proses modulasi dapat dilakukan dengan bantuan gerbang logika XOR. Pada rangkaian, gerbang logika XOR diimplementasikan menggunakan IC 74LS386D, seperti ditunjukkan Gambar 3.17. Sebagai input diberikan bit data yang berasal dari keluaran rangkaian selektor data dan carrier berasal dari keluaran selektor carrier.

Karakteristik dasar dari XOR, akan bernilai 0 ketika kedua inputnya memiliki nilai yang sama dan bernilai 1 jika terdapat perbedaan pada inputnya. Berdasarkan karakterisitk gerbang XOR, jika terjadi perubahan nilai sinyal data maka akan terjadi perubahan fasa carrier sebesar π rad. Artinya bit data 1 dan 0 diwakilkan dengan carrier yang berbeda fasa π rad.

3.2.9. Rangkaian Sub-sistem Penguat (Amplifier)

Sub-sistem ini yang bertanggung jawab dalam melakukan variasi amplitudo pada modulator yang dibuat. Berdasarkan Tabel 3.5 terdapat dua jenis amplitudo gelombang carrier, carrier dengan amplitudo 15V dan carrier dengan amplitudo 5V. Untuk menghasilkan carrier yang berbeda amplitudo, maka

carrier tersebut dinaikkan level tegangannya dengan diperkuat. Skematik

rangkaian penguat ditunjukan Gambar 3.18.

Gambar 3.18 Rangkaian sub-sistem penguat

Rangkaian ini bertujuan menaikkan level tegangan gelombang input menjadi tiga kali pada gelombang output. Sehingga tegangan input sebesar 5 V dapat menjadi 15 V. Komponen OpAmp yang digunakan ialah IC 3554AM yang merupakan

wide-band OpAmp.

Untuk menaikkan level tegangan digunakan fungsi OpAmp sebagai penguat dengan konfigurasi bukan pembalik (non-inverting). Persamaan (3.6) digunakan dalam menentukkan besar nilai penguatan yang dapat dilakukan