r J f P r'! J ~-. j : .• - :. /,'~ • I J T: f·
'[I
I' I' I' I'
l'I'
I[I
i'
I
,I , I
I "
JFABRIKASI DAN PENCIRIAN TEKNOLOGI 0.13 flm nMOS
AF AND! BIN AHMAD
TESIS YANG DIKEMUKAKAN UNTUK MEMENUHI SEBAHAGIAN DARIPADA SY ARA T MEMPEROLEH IJAZAH
SARJANA SAINS
FAKULTIKEJURUTERAAN UNIVERSITI KEBANGSAAN MALAYSIA
BANGI
PENGAKUAN
Saya akui karya ini adalah hasil keIja saya sendiri kecuali nukilan dan ringkasan yang tiap-tiap satunya te1ah saya je1askan sumbemya.
9 Oktober 2003
Af~
AFP£i4DI BIN AHMADP25271
Disertasi ini te\ab diluluskan sebagai memenuhi seba.haglan daripada syarat memperolehi Ijazah Sarjana Sams
(Mikroelektronik)
I
/~.JL-~--... .
Pcnyclia-/ '/ !:..;
I 'I." -.> I . -...> Th.ri~ ....-.---.-4A~~~
... .f..--: ... .
Ketua Jabatan / Tarikh ••••••• _ ••_~l~1
03
1..~
ed
- .-~'" MouuWiprof.
Ma~oEW.
~Kerua Jabatafl 'k Elemonik &. Sistem Kejuruteraan E\cl(tn .
fakulti Kcjuruteraan'NGSAAN MALAYSIA,
UNWERSITI KEBA
II
PENGHARGAAN
Alhamdulillah, berSyuk.llr saya ke hadrat IIIahi kcrana dengan kcizinanNya dapat saya menyelesaikan projek dan seterusnya mcnulis laporan projck ini tanpa mcnghadapi masalah yang besar.
Pertamanya, sekalung penghargaan buat penyelia saya Profesor Madya Ibrahim Bin Ahmad di atas segala tunjuk ajar, panduan, teguran dan bimbingan tanpa jcmu sepanjang projek ini dijalankan.
Terima kasih juga saya ucapkan kepada Kak Fauziyah yang telah banyak memberikan keIjasama dan bimbingan dalam aspek penggunaan perisian. Buat Dr. Kamal (JKMB), Encik Rarnzan (MIMOS) dan Puan Badariah (IMEN) bantuan yang tebh diberikan tidak akan saya Iupakan. Tidak lupa juga kepada rakan-rakan scpeIjuangan seperti Shafinaz, Siti, Kak Mardiana, Sanna, Fairuz dan Thava di atas segala dorongan dan bantuan anda semua.
Tidak dilupakan buat mak dan bak serta keluarga tercinta, yang amat mcmahami dan tidak jemu memberikan sokongan kepada saya dalam meneruskan pcngajian ini. Tidak ketinggalan kepada pihak KUiTIHO dan SLAB JPA di atas kemudahan, bantuan dan peluang yang diberikan.
111
ABSTRAK
Objektif projek ini adalah melakukan rekabentuk dan simulasi sebuah transistor nMOS
dengan saiz salur 0.13 11m. Dengan melaksanakan peraturan penskalaan, transistor
nMOS 0.13 11m direkabentuk daripada resipi transistor CMOS 0.18 11m yang telah direkabentuk dan disimulasikan sebelum ini dengan menggunakan kaedah yang sarna. Perubahan dilakukan kepada beberapa parameter penting seperti saiz salur, ketebalan oksida get, implantasi ion bagi modifikasi voltan ambang bagi mencapai matlamat projek
ini. Fabrikasi dan simulasi dilakukan menggunakan perisian Virtual Wafer Fabrication
(VWF) keluaran Silvaco Inc. TCAD Tools. Terdapat dua alat bantu utama yang
digunakan iaitu ATHENA dan ATLAS. ATHENA berfungsi untuk melakukan simulasi kepada proses fabrikasi peranti dan ATLAS adalah untuk simulasi pencirian elektrikal. Keputusan simulasi diberikan dalam paparan dua dimensi di dalam penyunting
TONYPLOT. Daripada kajian yang dijalankan, nilai voltan ambang (VTH) untuk
transistor nMOS iaitu 0.23503 V, kedalaman simpang (Aj) dengan nilai 0.198707 11m;
dan nilai rintangan helaian polisilikon ialah 8.63937 ohmlsegi. Sebagai kesimpulannya, objektif projek telah berjaya dicapai. Penggunaan ATLAS dan ATHENA serta pemilihan
IV
ABSTRACT
The objective of this project is to design and simulate an nMOS transistor with a channel
size of
o.
I 3 )lm. Implementing the scaling law, nMOS transistoro.
13 )lm is designedfrom a CMOS transistor 0.18 )lm recipe that had been designed and simulated previously using the same method. Some important parameters such as channel size, gate oxide thickness, ion implanted for voltage threshold modification had to be adjusted in searching the project goals. Fabrication and simulation is done using Virtual Wafer Fabrication (VWF) software by Silvaco Inc. TCAD Tools. Two primary tools are used during this project, which are ATHENA and ATLAS. ATHENA works as a simulation tool for the device fabrication process and ATLAS for electrical characteristics simulation. The simulation results are given in two-dimensional display using
TONYPLOT editor. From this study, the value of threshold voltage (VTH) for nMOS
transistor is 0.23503 V, junction depth (X}) is
O.
198707 )lm; and the value of polysiliconsheet resistance is 8.63937 ohm/square. As a conclusion, the objective of this project is
achieved. The tools of ATHENA and ATLAS and the scaling factor (5)
=
1.38 arePENGAKUAN PENGHARGAAN ABSTRAK ABSTRACT KANDUNGAN SENARAI JADUAL SENARAI RAJAH SENARAI SIMBOL SENARAI SINGKATAN BABI PENDAHULUAN
1.1
Pengenalan l.2 Objektif projek l.3 Skop projek KANDUNGAN1.4 Ringkasan laporan ilmiah
BAB2
2.1 2.2 2.3
KAnANPERPUSTAKAAN
Pengenalan Kepada Transistor Transistor MOS
Transistor nMOS
2.3.1 Operasi Transistor nMOS
2.3.1.1 Operasi Transistor nMOS Susutan 2.3. 1.2 Operasi Transistor nMOS Peningkatan
Halaman
ii
iii IV V ixx
xiixiv
15
5
6 79
II 12 13 14 vVI
2.4 Ciri-ciri Elektrikal Transistor MOS 16
2.4.1 Sistem MOS Bawah Voltan Bias Luaran 16
2.4.2 Operasi MOSFET 20
2.5 Voltan Ambang (VT/{) 26
2.6 Penskalaan MOSFET 27
2.7 Proses-proses Fabrikasi 30
2.7.1 Litografi 31
2.7.1.1 Wafer Dengan Fi1em Substrat 34
2.7.1.2 Pemendapan Rintang Foto 34
2.7. 1.3 Pemanasan 35
2.7. 1.4 Penjajaran Topeng 36
2.7.1.5 Pendedahan Sinaran Ultra Ungu 36
2.7.1.6 Pembangunan (development) 36
2.7.1. 7 Penyingkiran Rintang Foto 37
2.7.2 Pengoksidaan 37
2.7.3 Resapan 38
2.7.4 Implantasi Ion 39
2.7.5 Penglogaman 42
2.7.6 Pemendapan 43
2.7.6.1 Pemendapan Silikon Dioksida 43
2.7.6.2 Pemendapan Silikon Nitrit 44
2.7.6.3 Pemendapan Polisilikon 45
2.7.7 Punaran 45
BAB 3 3.1 3.2 BAB4 4.1 4.2 BABS 5.1 5.2 5.3 BAB6 6.1 6.2 6.3
REKABENTUK TRANSISTOR nMOS 0.13 11m
Pengenalan
Rekabentuk Transistor nMOS 0.13 11m
3.2.1 Penskalaan Transistor nMOS 0.13 11m
3.2.2 Proses Rekabentuk Transistor nMOS 0.13 J..lm
SIMULASI TRANSISTOR nMOS 0.13 11m
Pengenalan Kepada Virtual Wafer Fabrication (VWF)
Kod VWF Bagi Simulasi Transistor nMOS 0.13 11m
KEPUTUSAN DAN PERBINCAN GAN
Pengenalan
Hasil Simulasi Transistor nMOS 0.13 11m Perbincangan keputusan
5.3.1 Penskalaan
5.3.2 Analisis Nilai Voltan Ambang (VTH)
5.3.3 Analisis Get Oksida
KESIMPULAi'l DAN CADANGAN
Kesimpulan
Masalah Yang Dihadapi Cadangan Pada Masa Hadapan
60 61 61 64 69 71 90 91 102 102 104 104 106 107 107 VII
RUJUKAN
LAMPIRAN
Lampiran Al Lampiran A2 Lampiran B
Resipi Simulasi ATHENA Transistor nMOS
O.
13 IlmResipi Simulasi ATLAS Transistor nMOS 0.131lm Laporan Teknikal 109 113 113 120 123 \ III
No. Jadual 1.1 2.1 2.2 3.1 4.1 4.2 5.1 SENARAI JADUAL
Ramalan perkembangan teknologi oleh
Persamaan-persamaan arus-voltan bagi MOSFET sa1uran-n Kaedah penskalaan medan tetap dan vo1tan tetap
Senarai ujikaji asas
Modul dan fungsi dalam perisian VWF Parameter asas dalam resipi
Modifikasi parameter berdasarkan faktor S
=
1.38IX Halaman 4
25
28
6370
74 103:\
SENARAI RAJAH
No. Rajah Halaman
1.1
Inovasi awal transistor dwikutub2
1.2
Rumusan ramalan lvIoore 's Law3
2.1
Keluarga transistor8
2.2
Keratan rentas transistor nMOS10
2.3
Keratan rentas transistor pMOS10
2.4
Keratan rentas transistor nMOS II2.5
Transistor nMOS susutan dihidupkan (ON) 132.6
Transistor nMOS susutan dimatikan (OFF)14
2.7
Transistor nMOS peningkatan dihidupkan (ON)15
2.8
Transistor nMOS peningkatan dimatikan (OFF) IS2.9
Keratan rentas struktur MOS dan jalur tenaga semasa17
pengumpulan
2.10
Keratan rentas struktur MOS danjalur tenaga semasa mod18
deplesi
2.11
Keratan rentas struktur MOS dan jalur tenaga pada19
penyongsangan
2.12
Keratan rentas nMOS beroperasi pada mod linear20
2.13
Keratan rentas nMOS beroperasi pada titik pinch-off21
2.14
Keratan rentas nMOS beroperasi pad a mod tepu 222.15
Grafarus salir (ID) lawan voltan salir (YD) bagi nMOS23
2.16
Grafarus salir (ID) lawan voltan get (Ve) bagi nMOS24
2.17
Ciri-ciri arus voltan transistor MOS saluran-n25
termasuk kesan modulasi panjang saluran
2.18
Kesan saluran pendek29
2.19
Pembentukan pembawa panas dan komponen-komponen 302.20 2.21 2.22 2.23 2.24 2.25 (a) - (v) 3.1 (a)-(b) 4.2 4.2 5.1 5.2 5.3 5.4 5.5 5.6 5.7 5.8 5.9 5.10 5.n 5.12 5.13 5.14 5.15 5.16 5.17 5.18
Aliran proses litografi
Pemindahan Corak Pada Wafer Rintang foto positif dan negati f
Taburan ion terhadap jarak dari permukaan Perbandingan kesan isotropik dan anisotropic Fabrikasi langkah demi langkah transistor nMOS Proses fabrikasi transistor nMOS
Pandangan Sudut Atas Transistor nMOS Pentakrifan Jejaring
Paras ion dopan boron bagi substratum as as Taburan ion boron untuk pembentukan telaga-p Paras dopan ion boron dalam substratum silikon untuk pembentukan telaga-p
Taburan dopan ion boron selepas PSG penyepuhlindapan Taburan dopan untuk pembentukan lapisan oks ida secara LOCOS
Pertumbuhan lapisan nipis oksida get
Paras dopan ion boron selepas pembentukan saluran-n Punaran polisilikon untuk pembentukan get nMOS Pertumbuhan oks ida polisilikon
Pembentukan kawasan n-LDD Pembentukan peruang
Pemendapan logam aluminium
Struktur transistor nMOS 0.13 ~m lengkap
Struktur transistor nMOS 0.13 flm dengan penamaan elektrod
Struktur transistor nMOS 0.13 flm dengan orientasi jejaring Struktur transistor nMOS 0.13 flm dengan fungsi pembaris
Hubungan 10 - Vo untuk transistor nMOS 0.13 flm
Hubungan 10 - Vc untuk transistor nMOS 0.13 flm
33 35 41 46 48 - 59 67 - 68 72
74
93
93 94 94 95 95 96 96 97 9798
98
99 99 lOa lOa 101 101Cox D D
Ec
E; EFp Eox Ev Id k L Lef! N NAND
No q'Q
Qso Qox Rp SS
T SENARAI SIMBOLKapasitans oks ida MOSFET Pekali resapan
Salir
T enaga keakti fan
Paras tenaga jalur konduksi Paras tenaga celah tengah Paras Fermi
Medan elektrik lapisan oksida Paras tenaga jalur valensi Arus salir
Pemalar Boltzman (1.38 x 10-23 J/K)
Panjang get MOSFET Panjang saluran berkesan Kepekatan pengedopan Kepekatan penerima Kepekatan penderma
Kepekatan dopan pada permukaan Caselektron
Ketumpatan cas
Ketumpatan cas kawalan deplesi
Ketumpatan cas tetap positif pad a antaramuka oksida silikon Julat terunjur
Sumber
Faktor penskalaan Masa
Suhu dalam Kelvin
Ketebalan lapisan oks ida get
X!II
VB
Voltan substratVd
Voltan salirV
DD Voltan bekalan kllasaV
DS Voltan sumber-salirV
DSur Voltan tepu salirVg
Voltan getV.whTH Voltan sub-ambang
V
TH Voltan ambangW Lebar get MOSFET
JV
Kedalaman simpangx Jarak
E:r Pemalar dielektrik
Cn Ketelusan ruang bebas
/In Kelincahan electron
/lp Kelincahan lubang
A Pemalar modulasi panjang saluran
APCVD BJT CAD CMOS ITRS LDD LPCVD MIMOS MOSFET nMOS pMOS PECVD PSG RIE SIA ULSI UV YLSI VWF SENARAI SINGKATAN
Atmospheric Pressure Chemical Vapor Deposition Bipolar Junction Transistor
Computer Aided Design
Complementary Metal Oxide Semiconductor
International Technology Roadmap for Semiconductor Lightly-Doped Drain
Low Pressure Chemical Vapor Deposition Malaysia Institute of Microelectronics Systems Metal Oxide Semiconductor Field Effect Transistor n-channel MOSFET
p-channel MOSFET
Plasma Enhanced Chemical Vapor Deposition Phosphor Silicate Glass
Reactive Ion Etching
Semiconductor Industry Association Ultra Large Scale Integration Ultra Violet
Very Large Scale Integration Virtual Wafer Fabrication
BAB 1
PENDAHULUAN
1.1 PENGENALAt'l
Teknologi semikonduktor dan teknologi mikroelektronik adalah saling berkait. Teknologi semikonduktor adalah kajian berkaitan dengan proses, fabrikasi, perincian dan operasi sesebuah peranti elektronik yang dibina berdasarkan teknologi mikroelektronik. Manakala, teknologi mikroelektronik pula ialah teknologi yang membolehkan sesebuah peranti mikroelektronik itu difabrikasikan.
Inovasi dalam bidang mikroelektronik telah berkembang dengan begitu pesat. Oengan meningkatnya perkembangan kehidupan manusia sejagat serta pergantungan yang kuat terhadap penggunaan peralatan elektronik, industri semikonduktor telah mengalami perkembangan dengan begitu pesat juga.
2
Transistor misalnya, tclah mula diinovasikan seawal 1947 di Makmal Bell (Veendrick 2000). Kcjayaan pcnghasilan transistor ini telah menjadi titik tolak bermulanya perkembangan dunia mikroelektronik hingga ke hari ini. Rajah 1.1 menunjukkan struktur transistor dwiklltub seawal inovasinya di Makmal Bell.
Pada tahun 1965, Gordon Moore tclah mcramalkan bahawa jumlah bilangan peranti pada satu cip ialah dua kali ganda dalam tempoh setiap dua belas bulan. Ramalan beliau ini telah menjadi satu pol a jangkaan dan ramalan. Ramalan ini dikenali sebagai
Moore's Law (Veendrick 2000). Rajah 1.2 menunjukkan rumusan terhadap Moore's Law
yang memberikan impak yang besar kepada pembangunan dunia semikonduktor dan mikroelek1.ronik hari ini.
RAJAH 1.1 lnovasi awal transistor dwikutub Sumber: Veendrick 2000
..I.
I
0.. u .... <:J 0.. c: <:J c: 0 0.. E 0 -'" c: '" c.o ] co 16 G 4G IG 256 M 64 M 16M 4M I II.'I 256 k 64 k 16 k 4k I k 256 64 16 4 , , , ,,0 4 Gbir
,0'1 Gbir 0256 Mbir 0"64 Mbiro
16MbirCf
4 Mbit , , ,,() 1 Mbirp'
256 kbit,0
64 kbir0"
16-kbir MOS-DRA.t\1 , , , , , , (),-' l-kbit MOS-DRAM , ,9"
4-bit TIL,0
dual flip-flop,0
RTL , SSI VLSI 1 ~~~~~--~---Lr-~T---~---r--~---'r-1959 1965 1970 1975 1980 1985 1990 1995 2000 2005 tahun )RAJAH 1.2 Rumusan ramalan Moore's Law
Sumber: Y.Taur dan T.H. Ning 2001
3
Rentetan ramalan yang dibuat o\eh Gordon Moore melalui Moore's Law,
teknologi fabrikasi litar bersepadu telah mengalami evolusi bermula dari Kamiran Skala
Kecil - SSI (Small Scale Integration), Kamiran Skala Sederhana - MSI (Medium Scale
Integration), Kamiran Skala Besar - LSI (Large Scale Integration). Kamiran Skala
Sangat Besar - VLSI (Very Large Scale Integration) dan kini Kamiran Skala Tersangat
Seiring dengan perkembangan tcknologi fabrikasi ini. Semiconductor Illdusln'
Assocsiation (SIA) tciah mcngeluarkan satl! jadual ramalan bcrkaitan Jcngan
perkembangan teknologi pada masa kini dan akan datang. Jadual 1.1 mcnunjukkan ramalan perkembangan teknologi merangkumi anggaran saiz minimum transistor yang. bolch difabrikasikan di atas cip Iitar bersepadu. Saiz transistor ini diukur bcrdasarkan . parameter yang dikenali sebagai panjang gel.
Berdasarkan Jadual 1.1, dapat dilihat bahawa SalZ transistor bakal mcngalami
pengecilan dari tahun ke tahun dan setcrusnya meningkatkan bilangan transistor pada sescbuah cip. Perkara ini didorong oleh pcnskalaan saiz komponcnnya. Pcnskalaan saiz transistor yang menyebabkan saiz transistor mcnjadi kecil juga tclah mcnycbabkan masa pensuisan bagi transistor bcrkurangan dan scterusnya mcningkatkan kelajuan opcrasi sesebuah transistor. Ringkasnya dapatJah dikatakan, pengccilan saiz transistor dapat meningkatan kelajuan sesebuah transistor.
Panjartg get (il1l1)
JADUAL 1.1 Ramalan perkembangan teknologi oleh
Semiconductor Indust!), Association (SIA)
Tahun
1999
2001
2003
2006
2009
0.14 0.12 0.10 0.07 0.05
Transistor per cm- (juta) 14 16 24 40 64
Saiz cip (mm-) 800 850 900 1000 1100
Sumber: Y.Taur dan T.H. Ning 2001
I
2012
I
0.035I
1005
1.2 OBJEKTIF PROJEK
Projck ini dibangunkan dcngan tujuan bagi mcncapal bcberapa objcktif kajian yang digarisbn scpcrti bCrih.llt;
I. mcmpclajari ciri-ciri sebuah transistor nMOS dan langkah-Iangkah dalam
proses fabrikasinya
11. mengkaji kaedah pcnskalaan MOSFET untuk diimplementasikan bagi
rekabentuk transistor nMOS O. 13 ~m
111. membangunkan satu aturcara dengan menggunakan Virtual Wafer
Fabricatioll (VWF) keluaran Silvaco Illc. TCAD Tools
1.3 SKOP PROJEK
Projek ini merangh.llmi proses untuk merekabentuk sebuah transistor nMOS dengan
panjang getnya 0.13 ~m. Resipi asal transistor CMOS 0.18 ~m digunakan sebagai as as
untuk melah.llkan penskalaan. Pembangunan aturcara dilaksanakan menggunakan perisian
Virtual Wafer Fabricatioll (VWF). Analisa ciri elektrikal transistor turut dilakukan untuk
6
1.4 RlNGKASAN BAB
Laporan projek ini dicerakinkan kepada enam bahagian utama. Laporan dimulakan pad a Bab I dengan memperihalkan pengenalan kepada projek ini merangkumi pengenalan . terhadap industri semikonduktor, objektif dan skop projek.
Bab 2 pula merangkumi kajian perpustakaan yang telah dijalankan bagi mendapatkan kefahaman sebclum proses rekabentuk dan fabrikasi transistor nMOS 0.13 11m dijalankan Kandungan utamanya ialah ciri-ciri sebuah transistor dan proses fabrikasi sebenar sebuah transistor nMOS.
Seterusnya Bab 3 pula menjelaskan kaedah yang dilaksanakan dalam projek ini meliputi senarai ujikaji yang dijalankan. Bab 4 memfokuskan kepada proses penghasilan aturcara dan penerangannya. Bab 5 pula memperihalkan dapatan keputusan yang diperolehi melalui simulasi dan analisis dilakukan dengan membuat beberapa perbandingan berdasarkan cadangan atau dapatan terdahulu.
Akhimya, Bab 6 menerangkan keputusan yang diperolehi dan seterusnya memberikan cadangan pada masa akan datang terhadap projek rekabentuk dan simulasi transistor nMOS 0.13 11m ini.
7
BAB2
KAJIAN PERPUST AKAAN
2.1 PENGENALAN KEPADA TRANSISTOR
Transistor adalah peranti yang terpenting dalam litar elektronik. Ia boleh berfungsi sebagai amplifier iaitu untuk menguatkan kuasa, voltan atau arus. Transistor juga banyak digunakan sebagai suis di dalam litar-litar digital dan komputer.
Secara asasnya, transistor boleh dibahagikan kepada dua kumpulan utama iaitu,
transistor dwik.-utub (bipolar) dan ekakutub (unipolar). Transistor dwikutub atau
ringkasnya BJT (Bipolar Junction Transistor) menggunakan kedua-dua elektron dan
lubang sebagai pembawa. Operasi BIT adalah dikawal oleh arus kerana arus yang keluar adalah bergantung kepada arus yang masuk.
Transistor ekakutub atau FET (Field Effect Transistor) pula hanya rnenggunakan
salah satu sarna ada elektron atau lubang sebagai pembawa. Operasi FET pula adalah dikawal oleh voltan kerana voltan yang terdapat pada get akan rnengawal arus yang