• Tidak ada hasil yang ditemukan

Modul Praktikum Dasar Teknik Digital

N/A
N/A
Protected

Academic year: 2022

Membagikan "Modul Praktikum Dasar Teknik Digital"

Copied!
28
0
0

Teks penuh

(1)Modul Praktikum Dasar Teknik Digital Laboraturium Teknik Digital. Disusun Oleh : Milli Alfhi Syari ST., M.Pd milli.fhisya@gmail.com. Program Studi Teknik Elektro Program Studi Teknik Informatika.

(2) KATA PENGANTAR. Puji syukur kehadirat Allah SWT, penulis sampaikan atas kenikmatan yang tiada tara yang selalu dilimpahkan oleh-Nya sehingga penulisan modul praktikum Elektronika Digital ini selesai. Sholawat dan salam semoga selalu tercurah kepada nabi Muhammad SAW. Terima kasih juga saya ucapkan kepada seluruh pihak yang telah membantu dalam penyusunan modul ini. Semoga modul ini dapat bermanfaat untuk kita semua, baik mahasiswa yang tengah mengambil mata kuliah Sistem Teknik Digital atau dosen yang mengampu mata kuliah tersebut. Akhir kata, saya sangat mengharapkan masukan yang membangun demi penyempurnaan modul ini di kemudian hari. Terima kasih.. Wassalamu’alaikum wr wb. Medan, 4 Maret 2020 penulis. Milli Alfhi Syari ST., M.pd.

(3) BAB I GERBANG LOGIKA DASAR. A. Tujuan 1. Dapat mengenal beberapa IC yang mengandung gerbang logika. 2. Dapat membuat rangkaian gerbang logika dengan menggunakan IC gerbang logika. 3. Dapat membuat tabel kebenaran untuk rangkaian gabungan gerbang logika dibuat dengan IC gerbang logika. B. Teori Gerbang Logika atau dalam bahasa Inggris disebut dengan Logic Gate adalah dasar pembentuk Sistem Elektronika Digital yang berfungsi untuk mengubah satu atau beberapa Input (masukan) menjadi sebuah sinyal Output (Keluaran) Logis. Gerbang Logika beroperasi berdasarkan sistem bilangan biner yaitu bilangan yang hanya memiliki 2 kode simbol yakni 0 dan 1 dengan menggunakan Teori Aljabar Boolean. Hasil ekspresi dari boolean tidak akan dapat berguna jika tidak bisa diimplementasikan dalam bentuk rangkaian logika. Untuk membantu mengekspresikan aljabar boole, maka ada beberapa mekanisme singkat yang dapat membantu proses penyederhanaan yang lain, diantaranya : 1.. Peta Karnaugh. 2.. Tabulasi Quinn – McCluskey. 1. Peta Karnaugh Contoh penyelesaian penyederhanaan dengan menggunakan peta karnaugh :. 1 | MILLI ALFHI SYARI.

(4) 2. Tabulasi Quinn – McCluskey Contoh penyelesaian penyederhanaan dengan menggunakan Tabulasi Quinn – McCluskey :. C. Percobaan 1. Pengujian gerbang AND 2 input pada tabel kebenaran . Rangkailah IC 4081 pada box panel digital dengan menggunakan gerbang AND 2 input.. 2 | MILLI ALFHI SYARI.

(5) Gambar 1.1. Gerbang AND 2 Input . Nyalakan switch on box panel digital, pastikan semua switch input (SW1 & SW2) dalam keadaan LOW.. . Nyalaka switch input sesuai dengan tabel 1.1 kebenaran gate 2 input gerbang AND.. . Lanjutkan percobaan berikut dan catat hasil keluarannya (output) LED pada tabel kebenaran 1.1 berikut.. Tabel 1.1 Gate 2 Input Gerbang AND SW1 SW2 LED 0. 0. 0. 1. 1. 0. 1. 1. 2. Pengujian gerbang OR 2 input pada tabel kebenaran . Rangkailah IC 4071 pada box panel digital dengan menggunakan gerbang OR 2 input.. Gambar 1.2. Gerbang Or 2 Input. 3 | MILLI ALFHI SYARI.

(6)  Nyalakan switch on box panel digital, pastikan semua switch input (SW1 & SW2) dalam keadaan LOW.  Nyalaka switch input sesuai dengan tabel 1.2 kebenaran gate 2 input gerbang OR.  Lanjutkan percobaan berikut dan catat hasil keluarannya (output) LED pada tabel kebenaran 1.2 berikut.. Tabel 1.2 Gate 2 Input Gerbang OR SW1 SW2 LED 0. 0. 0. 1. 1. 0. 1. 1. 3. Pengujian gerbang NOT pada tabel kebenaran . Rangkailah IC 407 pada box panel digital dengan menggunakan NOT gate.. Gambar 1.3. NOT gate  Nyalakan switch on box panel digital, pastikan switch input dalam keadaan LOW.  Nyalaka switch input sesuai dengan tabel 1.3 kebenaran NOT gate.  Lanjutkan percobaan berikut dan catat hasil keluarannya (output) LED pada tabel kebenaran 1.3 berikut.. Tabel 1.3 Gerbang NOT 4 | MILLI ALFHI SYARI.

(7) SW1. LED. 0 1. Simpulkan hasil kerja dari ketiga gerbang logika dasar tersebut:. D. Analisis rangkaian digital dalam aljabar boole 1. Alat dan Bahan  AND gate 2 input 2 gerbang.  NOT gate 2 input 2 gerbang.  OR gate 1 gerbang.  1 Output (LED). 2.. Prosedur  Rangkailah gerbang tersebut pada aplikasi lifewire seperti pada gambar 1.4 rangkaian digital dengan aljabar boole.  Nyalakan switch on box panel digital, pastikan switch input dalam keadaan LOW.  Nyalaka switch input sesuai dengan tabel 1.4 kebenaran aljabar boole.  Lanjutkan percobaan berikut dan catat hasil keluarannya (output) LED pada tabel kebenaran 1.4 berikut.. 5 | MILLI ALFHI SYARI.

(8) Gambar 1.4: Rangkaian Digital Dengan Aljabar Boole Tabel 1.4 Rangkaian Digital Dengan Aljabar Boole SW1 SW2 LED 0. 0. 0. 1. 1. 0. 1. 1. E. Rangkaian Digital Dalam Aljabar Boole 3 Input 1. Alat dan Bahan  AND gate 2 input 2 gerbang.  NOT gate 1 input 2 gerbang.  OR gate 1 gerbang.  3 input (SW)  1 Output (LED) 2. Prosedur  Rangkailah gerbang tersebut pada aplikasi lifewire seperti pada gambar 1.5 rangkaian digital AND-OR dengan aljabar boole.  Nyalakan switch on box panel digital, pastikan switch input dalam keadaan LOW.  Nyalaka switch input sesuai dengan tabel 1.5 kebenaran aljabar boole.  Lanjutkan percobaan berikut dan catat hasil keluarannya (output) LED pada tabel kebenaran 1.5 berikut. 6 | MILLI ALFHI SYARI.

(9) Gambar 1.5 Rangkaian Digital AND-OR Dengan Aljabar Boole Tabel 1.5 Rangkaian Digital AND-OR Dengan Aljabar Boole SW 1 SW2 SW3 LED 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 Simpulkan hasil kerja dari kedua gerbang logika dasar tersebut:. BAB II ADDER & KOMPARATOR. 7 | MILLI ALFHI SYARI.

(10) A. Tujuan 1. Mempelajari dan mengenal ragam bentuk rangkaian logika kombinasi. 2. Mempelajari dan memahami cara kerja rangkaian Adder dan Komparator. 3. Menganalisis dan merancang rangkaian logika kombinasi.. B. Teori Arder adalah komponen elektronika digital yg di pakai untuk menjumlahkan dua angka dalam system bilangan biner. Komperator Adalah sebuah rangkaian yang berfungsi untuk membandingkan dua buah bilangan input jika di gunakan membandingkan dua inputan dan kemudian menyatakan apakah kedua input tersebut sama, lebih besar atau lebih kecil ,maka rangkaian tersebut dinamakan MAGNITUDE COMPEROTOR.. C. Percobaan Komparator 1. Alat dan Bahan  AND gate 2 input 2 gerbang.  NOT gate 1 input 2 gerbang.  OR gate 1 gerbang.  1 Output (LED) 2. Prosedur  Rangkailah gerbang tersebut pada aplikasi lifewire seperti pada gambar 2.1 rangkaian Non-equality comparator.  Nyalakan switch on box panel digital, pastikan switch input dalam keadaan LOW.  Nyalaka switch input sesuai dengan tabel 2.1 kebenaran Non-equality comparator..  Lanjutkan percobaan berikut dan catat hasil keluarannya (output) LED pada tabel kebenaran 2.1 berikut.. 8 | MILLI ALFHI SYARI.

(11) Gambar 2.1 Rangkaian Non-Equality Comparator Tabel 2.1 Rangkaian Non-Equality Comparator SW1 SW2 LED 0. 0. 0. 1. 1. 0. 1. 1. D. Pengujian Equality Comparator 1. Alat dan Bahan  AND gate 2 input 2 gerbang.  NOT gate 1 input 2 gerbang.  OR gate 1 gerbang.  1 Output (LED) 2. Prosedur  Rangkailah gerbang tersebut pada aplikasi lifewire seperti pada gambar 2.2 rangkaian equality comparator.  Nyalakan switch on box panel digital, pastikan switch input dalam keadaan LOW.  Nyalaka switch input sesuai dengan tabel 2.2 kebenaran equality comparator.  Lanjutkan percobaan berikut dan catat hasil keluarannya (output) LED pada tabel kebenaran 2.2 berikut.. 9 | MILLI ALFHI SYARI.

(12) Gambar 2.2 Rangkaian Equality Comparator Tabel 2.2 Rangkaian Equality Comparator SW1 SW2 LED 0. 0. 0. 1. 1. 0. 1. 1. Simpulkan hasil kerja dari kedua rangkaian diatas :. E. Half Adder 1. Alat dan Bahan 10 | MILLI ALFHI SYARI.

(13)    . XOR gate 2 input 1 gerbang. AND gate 2 input 1 gerbang. 2 Input (2 SW) 2 Output (2 LED). 2. Prosedur  Rangkailah gerbang tersebut pada aplikasi lifewire seperti pada gambar 2.3 rangkaian half adder.  Nyalakan switch on box panel digital, pastikan switch input dalam keadaan LOW.  Nyalaka switch input sesuai dengan tabel 2.3 kebenaran half adder.  Lanjutkan percobaan berikut dan catat hasil keluarannya (output) LED pada tabel kebenaran 2.3 berikut.. Gambar 2.3 Rangkaian Half Adder Tabel 2.3 rangkaian half adder Input Output SW1 SW2 0. 0. 0. 1. 1. 0. 1. 1. LED-1. F. Full Adder 1. Alat dan Bahan  XOR gate 2 input 2 gerbang. 11 | MILLI ALFHI SYARI. LED-2.

(14)    . OR gate 2 input 1 gerbang AND gate 2 input 2 gerbang. 3 Input (3 SW) 2 Output (2 LED). 2. Prosedur  Rangkailah gerbang tersebut pada aplikasi lifewire seperti pada gambar 2.4 rangkaian full adder.  Nyalakan switch on box panel digital, pastikan switch input dalam keadaan LOW.  Nyalaka switch input sesuai dengan tabel 2.4 rangkaian full adder..  Lanjutkan percobaan berikut dan catat hasil keluarannya (output) LED pada tabel kebenaran 2.4 berikut.. Gambar 2.4 Rangkaian Full Adder. SW 1 0 0 0 0 1 1 1 1. Tabel 2.4 Rangkaian Full Adder INPUT OUTPUT SW2 SW3 LED-1 LED-2 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1. Simpulkan hasil kerja dari kedua rangkaian diatas :. 12 | MILLI ALFHI SYARI.

(15) Bandingkan hasil kerja dari rangkaian half adder dan full adder diatas :. BAB III DECODER – ENCODER MULTIPLEXER - DEMULTIPLEXER 13 | MILLI ALFHI SYARI.

(16) A. Tujuan 1. Mempelajari dan memahami karakteristik rangkaian decoder – encoder. 2. Mempelajari dan memahami karakteristik multiplexer - demultiplexer. 3. Mengenal dan merancang setiap rangkaiannya. B. Teori Decoder adalah rangkaian logika yang di tugaskan untuk menerima input input biner dan mengaktifkan salah satu outputnya sesuai dengan urutan biner tersebut. Kebalikan dari decoder adalah encoder. Encoder adalah rangkaian yang memiliki fungsi berkebalikan dengan dekoder. Encoder berfungsi sebagai rangakain untuk mengkodekan data input mejadi data bilangan dengan format tertentu. Dalam teori digital banyak ditemukan istilah encoder seperti “Desimal to BCD Encoder” yang berarti rangkaian digital yang berfungsi untuk mengkodekan line input dengan jumlah line input desimal (0-9) menjadi kode bilangan biner 4 bit BCD (Binary Coded Decimal). Atau “8 line to 3 line encoder” yang berarti rangkaian encoder dengan input 8 line dan output 3 line (3 bit BCD) seperti gambar 3.1.. Gambar 3.1. Ilustrasi Digital Encoder Multiplexer (MUX) atau selector data adalah suatu rangkaian logika yang menerima beberapa input data, dan untuk suatu saat tertentu hanya mengizinkan satu data input masuk ke output, yang diatur oleh input selektor. Demultiplekser adalah suatu rangkaian yang mendistribusikan satu masukan ke lebih dari satu luaran. Demultiplekser disebut juga data distributor. Pemilihan saluran luaran dilakukan oleh sinyal kontrol. C. Percobaan Rangkaian Decoder 1. Alat dan Bahan  2 input (2 SW)  NOT gate 1 input 2 gerbang  AND gate 2 input 4 gerbang  4 Output (4 LED). 14 | MILLI ALFHI SYARI.

(17) 2. Prosedur Pengujian Decoder 2 x 4. Gambar 3.1. Decoder 2 x 4   . Rangkailah percobaan gambar 3.1. Decoder 2 x 4 diatas dengan simulasi lifewire. Atur SW1 dan SW2 (input 1 &2) sesuai dengan tabel kebenaran 3.1 Decoder 2 x 4 dibawah. Lakukan percobaan Decoder 2 x 4 kemudian catat hasil keluarannya (ountput) dari keempat LED. Tabel 3.1 Decoder 2 x 4 Input Output SW1 SW2 0. 0. 0. 1. 1. 0. 1. 1. LED-1. LED-2. LED-3. LED-4. D. Encoder 1. Alat dan Bahan  8 input (8 SW)  OR gate 2 input 3 gerbang  3 Output (3 LED) 2. Prosedur Pengujian Encoder 8 x 3  Rangkailah percobaan gambar 3.2 encoder 8 x 3 dengan simulasi lifewire. 15 | MILLI ALFHI SYARI.

(18)  . Atur kedelapan masukan (switch input 0 s/d 7) sesuai dengan tabel keberan 3.2. Lakukan percobaan encoder 8 x 3 kemudian catat hasil keluarannya (ountput) tabel kebenaran 3.2 encoder 8 x 3 dibawah.dari ketiga LED.. SW 0 SW 1 SW 2 SW 3 SW 4 SW 5 SW 6 SW 7. C. B. A. Gambar 3.2. Decoder 8 x 3. Tabel 3.2. Decoder 8 x 3 SWITCH. LED A. B. C. 16 | MILLI ALFHI SYARI. 0. 1. 2. 3. 4. 5. 6. 7. 1. 0. 0. 0. 0. 0. 0. 0. 0. 1. 0. 0. 0. 0. 0. 0. 0. 0. 1. 0. 0. 0. 0. 0. 0. 0. 0. 1. 0. 0. 0. 0. 0. 0. 0. 0. 1. 0. 0. 0.

(19) 0. 0. 0. 0. 0. 1. 0. 0. 0. 0. 0. 0. 0. 0. 1. 0. 0. 0. 0. 0. 0. 0. 0. 1. E. Multiplexer 1. Alat dan Bahan  AND gate 2 input 2 gerbang.  NOT gate 1 input 1 gerbang.  OR gate 2 input 1 gerbang.  1 Output (LED)  3 input (3 SW) 2. Posedur  Rangkailah percobaan gambar 3.3 multiplexer dengan simulasi lifewire.  Atur ketiga masukan (switch input 0 s/d 2) sesuai dengan tabel keberan 3.3.  Lakukan percobaan multiplexer kemudian catat hasil keluarannya (ountput) pada tabel kebenaran 3.3 multiplexer.. Gambar 3.3. Multiplexer Tabel 3.3. Multiplexer SW 1 SW2 SW3 LED 0 0 0 0 0 1 0 1 0 0 1 1 17 | MILLI ALFHI SYARI.

(20) 1 1 1 1. 0 0 1 1. 0 1 0 1. Simpulkan hasil kerja dari ketiga rangkaian diatas :. Bandingkan hasil kerja dari ketiga rangkaian diatas :. F. Tugas dan Laporan 1. Rangkailah sebuah rangkaian decoder dan encoder octal ke biner yang anda ketahui berdasarkan dari analisa rangkaian sebelumnya yang sudah anda pelajari. 18 | MILLI ALFHI SYARI.

(21) 2. Buktikan kebenaran output dari rangkaian tersebut. 3. Dan catat hasilnya dalam tabel kebenaran.. BAB IV FLIP - FLOP. A. Tujuan 1. Mengenal dan mengerti oprasi dasar digital dengan rangkaian Flip - Flop. 2. Mengenal dan memahami beberapa ragam jenis Flip – Flop. B. Teori Flip - Flop (FF) Elektronik pertama kali ditemukan oleh dua orang ahli. fisika Inggris William Eccles and F. W. Jordan pada tahun 1918 ini merupakan dasar dari penyimpan data memory pada komputer maupun Smartphone. (FF) merupakan pengaplikasian gerbang logika dasar yang bersifat Multivibrator Bistabil. Flip-flop juga dapat digunakan sebagai penghitung detak dan sebagai penyinkronsasian input sinyal waktu variabel untuk beberapa sinyal waktu referensi. Berikut ini FF akan diurai secara singkat berdasarkan tipenya.. 19 | MILLI ALFHI SYARI.

(22) 1. JK Flip –Flop. Kelebihan JK Flip-flop adalah tidak adanya kondisi terlarang atau yang berarti di beri berapapun inputan asalkan terdapat clock maka akan terjadi perubahan pada keluarannya / outputnya. berikut adalah symbol dan tabel kebenaran dari JK Flip-Flop.. 2. RS Flip-Flop RS FF ini adalah dasar dari semua Flip-flop yang memiliki 2 gerbang input / masukan yaitu R dan S. R artinya “RESET” dan S artinya “SET”. FF yang satu ini mempunyai 2 keluaran / output yaitu Q dan Q`. Bila S diberi logika 1 dan R diberi logika 0, maka output Q akan berada pada logika 0 dan Q not pada logika 1. Bila R diberi logika 1 dan S diberi logika 0 maka keadaan output akan berubah menjadi Q berada pada logik 1 dan Q not pada logika 0. Sifat paling penting dari FF adalah bahwa sistem ini dapat menempati salah satu dari dua keadaan stabil yaitu stabil I diperoleh saat Q =1 dan Q not = 0, stabil ke II diperoleh saat Q=0 dan Q not.. 20 | MILLI ALFHI SYARI.

(23) Gambar 4.2. RS Flip-Flop 3. D Flip-Flop D Flip-flop merupakan salah satu jenis FF yang dibangun dengan menggunakan FF RS. Perbedaan dengan FF RS terletak pada input R, pada D FF input R terlebih dahulu diberi gerbang NOT. maka setiap masukan ke D FF ini akan memberi keadaan yang berbeda pada input RS, dengan demikian hanya terdapat 2 keadaan “SET” dan “RESET” S=0 dan R=1 atau S=1 dan R=0, jadi dapat disi. Berikut adalah gambar dari simbol dan data sheet D FF.. Gambar 4.3. D-Flip-Flop 4. T Flip-Flop T FF merupakan rangkaian FF yang telah di buat dengan menggunakan FF JK yang kedua masukannya dihubungkan menjadi satu maka akan diperoleh FF 21 | MILLI ALFHI SYARI.

(24) yang memiliki watak membalik. Berikut adalah gambar tabel kebenaran gerbang logika dan symbol dari T Flip – flop.. Gambar 4.4 Toogle Flip-flop 5. CRS Flip-Flop Clocked RS-FF dilengkapi dengan sebuah terminal pulsa clock. Pulsa clock ini berfungsi mengatur keadaan Set dan Reset. Bila pulsa clock berlogik 0, maka perubahan logik pada input R dan S tidak akan mengakibatkan perubahan pada output Q dan Q-not. Akan tetapi apabila pulsa clock berlogik 1, maka perubahan pada input R dan S dapat mengakibatkan perubahan pada output Q dan Q-not. Berikut adalah gambar dari simbol dan tabel kebenaran dari RS Flip – flop.. 22 | MILLI ALFHI SYARI.

(25) Gambar 4.5 RS Flip – Flop. 6. S-R Flip-flop S-R adalah singkatan dari “Set” dan “Reset”. Sesuai dengan namanya, S-R Flip-flop ini terdiri dari dua masukan (INPUT) yaitu S dan R. S-R Flip-flop ini juga terdapat dua keluaran (OUTPUT) yaitu Q dan Q’. Rangkaian S-R Flip-flop ini umumnya terbuat dari 2 gerbang logika NOR ataupun 2 gerbang logika NAND. Ada juga S-R Flip-flop yang terbuat dari gabungan 2 gerbang Logika NOR dan NAND.. Gambar 4.6. S-R Flip-Flop Gabungan NOR Dan NAND C. Percobaan Flip –Flop SR 1. Alat dan Bahan  NOR gate 2 input 2 gerbang.  2 Output (2LED)  2 input (2 SW) 2. Posedur  Rangkailah percobaan gerbang gambar 4.7 Flip-Flop SR dengan NOR menggunakan simulasi lifewire.. 23 | MILLI ALFHI SYARI.

(26)  . Atur kedua masukan (switch input A dan D ) sesuai dengan tabel keberan 4.7. Lakukan percobaan Flip-Flop SR dengan gerbang NOR kemudian catat hasil keluarannya (ountput) pada tabel kebenaran 4.7 multiplexer.. Gambar 4.7 Flip-Flop SR dengan NOR Tabel 4.7 Flip-Flop SR dengan NOR Input Output SW1 SW2 0. 0. 0. 1. 1. 0. 1. 1. LED-1. LED-2. D. Percobaan Flip-Flop D 1. Alat dan Bahan  NAND gate 2 input 5 gerbang.  2 Output (2LED)  2 input (2 SW) 3. Posedur  Rangkailah percobaan gerbang gambar 4.8 Flip-Flop D dengan gerbang NAND menggunakan simulasi lifewire.. 24 | MILLI ALFHI SYARI.

(27)  . Atur kedua masukan (switch input A dan B ) sesuai dengan tabel keberan 4.8. Lakukan percobaan Flip-Flop D dengan gerbang NAND kemudian catat hasil keluarannya (ountput) pada tabel kebenaran 4.8 Flip-Flop D.. Gambar 4.8 Flip-Flop D Dengan Gerbang NAND. Tabel 4.8 Flip-Flop D Dengan Gerbang NAND Input Output SW1 SW2. 25 | MILLI ALFHI SYARI. 0. 0. 0. 1. 1. 0. 1. 1. LED-1. LED-2.

(28) Bandingkan & simpulkan hasil kerja dari kedua rangkaian Flip – Flop diatas :. 26 | MILLI ALFHI SYARI.

(29)

Referensi

Dokumen terkait

Rendahnya partisipasi angkatan kerja perempuan di Kota Semarang dapat disebabkan karena masih rendahnya tingkat pendidikan perempuan berstatus menikah di Kota

[r]

2014 tentang Standar Nasional PAUD. Kurikulum 2013 PAUD terdiri atas: 1) Kerangka Dasar Kurikulum; 2) Struktur Kurikulum; 3) Pedoman Deteksi Dini Tumbuh Kembang Anak; 4)

Upaya Peningkatan Hasil Belajar IPS Melalui Model Pembelajaran Problem Based Learning Berbantuan Media Gambar Siswa Kelas IV SD Negeri 01 Tegalsari Semester 1 Tahun

Semakin sedikit methanol dan semakin banyak katalis asam sulfat yang digunakan pada tahap esterifikasi maka berat metil ester yang dihasilkan pada tahap

Deskripsi Singkat : Mata kuliah ini membahas tentang ruang lingkup sosiologi dan kebudayaan pertanian, proses sosial, konsep dasar budaya dan masyarakat, kelembagaan

[r]

We believe the growth outlook for low cost housing in Indonesia will remain robust in the coming years given strong government support in the form of liquidity loans