PERCOBAAN II
FLIP-FLOP & PENAHAN
KELOMPOK : VI ( ENAM )
LEMBAR PENGESAHAN Yang bertanda tangan dibawah ini, menerangkan bahwa:
NAMA STAMBUK
NURSYAMSU ABUBAKAR 033 21 0002
ASRIADY 033 21 00
FARIDA ISLAMYAH 033 21 00
ACHNAN SEWANG 033 21 00
AMRIN H. SAID 033 21 00
Benar telah melaksanakan praktikum II pada laboratorium Telekomunikasi
Dan Digital Universitas Muslim Indonesia Makassar. Laporan Flip-flop dan
penahan ini telah diperiksa oleh koordinator asisten praktikum II.
Laboratorium Telekomunikasi Dan Digital Universitas Muslim Indonesia.
Makassar, Mei 2003
Disetujui oleh Diperiksa Oleh
Koordinator Asisten Asisten
BAB I PENDAHULUAN 1.1 LATAR BELAKANG MASALAH
Peningkatan kwalitas dari mahasiswa bukan saja dari banyaknya
kwalitas mahasiswa itu sendiri mendapatkan teori tetapi diperlukan juga
beberapa percobaan atau praktek, praktek yang dapat menunjang keyakinan
mereka akan kebenaran teori-teori yang mereka sedang pelajari.
Sehubungan dengan itu praktikum ini juga dipelajari oleh mahasiswa yang
ada pada krs mereka, maka hal itu sangatlah berhubungan antara satu
sama lain. Maka dengan adanya praktikum ini dapat membantu mahasiswa
dalam memahami bentuk bidang ilmu yang sedang mereka geluti.
Adapun percobaan yang dibahas kali ini yaitu : “Flip-flop dan
Penahan”
Selain sebagai wadah pembuktian teori-teori yang mereka dapatkan
dibangku kuliah juga sebagai penyalur aspirasi pemikiran mereka dan sarana
peningkatan bakat.
1.2 TUJUAN PERCOBAAN
Setelah melakukan percobaan ini, mahasiswa diharapkan mampu
merangkai dan membuktikan tabel kebenaran untuk beberapa jenis flip-flop
b). Penahan D
BAB II
TINJAUAN PUSTAKA
II.1 TEORI DASAR
Flip-flop adalah nama lain bagi multivibrator bistabil, yakni multivibrator
yang keluarannya adalah suatu tegangan rendah atau tinggi, 0 atau 1.
Keluaran ini tetap rendah atau tinggi. Untuk mengendalikan keadaan suatu
flip-flop harus dimasukkan keadaan-keadaan pemicu seperti terlihat pada
gambar 1.
Flip-flop adalah rangkaian digit yang mempunyai 2 jalan keluaran.
Sinyal-sinyal yang ada di keluaran tersebut berlawanan satu sama lain. Jika
keluaran yang satu berlogika tinggi, maka keluaran yang lain berlogika
rendah. Salah satu jalan masuknya ditandai dengan R (reset), sedang yang
lain ditandai dengan S (set). Terkadang ditambahkan jalan masuk ke tiga
yakni T (trigger).
Flip-flop merupakan piranti yang memiliki dua keadaan stabil
(bistable), dan karena itu sering juga dinamai multivibrator bistable. Karena
keadaan ini, maka flip-flop juga dinamakan sebagai elemen dasar memori
untuk menyimpan informasi biner 0(low) dan 1(high). Piranti ini akan tetap
bertahan pada salah satu dari dua keadaan itu (0 atau 1) sampai adanya
Penerapan penting lainnya adalah sebagai pembagi dua, yakni
keluaran dari setiap flip-flop ini merupakan seperdua dari frekwensi sinyal
masukannya.
Untuk mempelajari cara kerja suatu flip-flop, maka cara yang terbaik
adalah dengan mempelajari rangkaian dasar yang membangun sebuah
flip-flop elementer yang dibangun dari beberapa resistor dan transistor. Dari
rangkaian dasar ini akan dapat dipahami nantinya mengapa sampai kondisi
pacu dalam istilah teknik digital itu terlarang untuk digunakan. Rangkaian
flip-flop dasar dapat dilihat pada gambar berikut:
Masukan kendali S dan R bila rendah (0V) atau tinggi (+5V). Masukan
set (S) yang tinggi akan menyebabkan TR1 menjadi jenuh (Q1=0V). Oleh G a m b a r 1 . R a n g k a i a n D a s a r F l i p - f l o p
5 V
Q Q
6 K 6 K
1 0 0 K 1 0 0 K 2 3 C 9 0 1 3
T R 1
2 3 C 9 0 1 3 T R 2
1 0 0 K
1 0 0 K S
karena Q1=0, maka basis TR2 tidak mendapat bias maju, sehingga TR2
terpancung (Q2=5V). Ketika keadaan ini tercapai, maka rangkaian flip-flop
akan bertahan pada keadaan ini (yakni Q2=5V/ high) meskipun masukakan
S telah kembali ke 0V. Hal ini terjadi pada basis TR1 tetap mendapat bias
maju dari tegangan keluaran Q2, sehingga keadaan tersebut tetap berlaku
hingga masukan reset diberi logika 1 (dihubungkan ke 5V).
Masukan reset (R) yang tinggi akan mendorong TR2 menjadi jenuh
(Q2=0V). Ketika keadaan ini tercapai, maka rangkaian flip-flop akan bertahan
pada keadaan ini (yakni Q2=0V/low) hingga masukan set diberi logika 1
(dihubungkan ke 5 V).
Sebuah flip-flop dapat juga dibangun dari beberapa gerbang NAND,
NOR dan beberapa gerbang lain. Salah satu contohnya seperti dibawah ini.
Keadaan “pacu” pada flip-flop RS dapat dihilangkan dengan
mengadakan sedikit modifikasi. Hasilnya adalah flip-flop jenis baru yang
dikenal sebagai “penahan D” (D latch).
S Q
Q R
G a m b a r 2 . P e n a h a n R S ( s t r o b e )
E S
R
Q
Q
Flip-flop juga dapat dirangkai untuk membangun sebuah pencacah.
Dalam hal ini flip-flop yang ideal digunakan adalah flip-flop JK. Simbol flip-flop
JK ditunjukkan pada gambar 5 dibawah. Flip-flop JK yang tersedia dipasaran
dalam bentuk IC diantaranya adalah 7476. IC ini mengandung dua buah
flip-flop JK yang dilengkapi dengan preset dan clear.
Nilai J dan K menetukan apa yang dilakukan flip-flop JK pada saat
pinggiran pulsa lonceng berikutnya tiba. Bila kedua input flop rendah,
flip-flop tetap dalam keadaan terakhirnya bila J rendah dan K tinggi, flip-flip-flop
direset. Jika J tinggi dan K rendah, flop diset. Bila keduanya tinggi
flip-flop togel.
Q Q J
K S E T
C L R
G a m b a r 5 . S i m b o l F l i p - f l o p J K
S
E
Q
Q
BAB III
METODE PELAKSANAAN PRAKTIKUM
III.1 ALAT-ALAT YANG DIGUNAKAN
a). Catu daya
b). Multimeter
c). Transistor 2SC9013 2(dua) buah
d). Led merah 2(dua) buah
e). IC TTL 7400
f). Resistor
III.2 GAMBAR RANGKAIAN PERCOBAAN
1. PENAHAN RS
2. PENAHAN RS DENGAN MASUKAN ENABLE
S Q
Q R
E S
R
Q
3. RANGKAIAN PENAHAN D
4. SIMBOL FLIP-FLOP JK
III.3 PROSEDUR KERJA PENAHAN RS
1. Memperhatikan gambar diatas dan mengisi tabel kebenaran
2. Menerapkan masukan-masukan dalam tabel lalu mencatat dan
mengamati keluarannya.
3. Membandingkan hasil pengamatan dengan prediksi.
a). Jika keluaran A tinggi dan keluaran A rendah, maka flip-flop
berada dalam kondisi set. bagaimana kondisi masukan S guna
menghasilkan kondisi keluaran tersebut.
S
E
Q
Q
Q Q J
K S E T
b). Jika keluaran A tinggi dan keluaran A rendah, maka flip-flop
berada pada kondisi reset. Bagaimana kondisi masukan R guna
menghasilkan kondisi keluaran tersebut.
c). Bagaimana level logika yang ditunjukkan pada keluaran piranti ini
ketika kedua masukannya rendah.
d). Apa kesimpulan yang lain yang dapat ditarik dari kondisi-kondisi
masukan yang diterapkan?
PENAHAN RS TERGERBANG
Pada gambar 3 diatas terlihat sebuah rangkaian penahan RS yang
dilengkapi sebuah masukan enable.
1). Membuat prediksi tabel kebenaran untuk keluaran rangkain tersebut.
2). Membuat rangkaian tersebut.
3). Menyambung catu daya dan membuktikan prediksi tadi
4). Apakah masukan enable tersebut aktif tinggi atau rendah untuk bisa
melewatkan data pada masukan-masukan S dan R untuk
menghasilkan efek keluaran.
5). Apakah masukan-masukan R dan S aktif tinggi atau rendah ?
6). Kondisi-kondisi masukan yang mana yang tidak dibolehkan untuk
PENAHAN D
Pada gambar 4 diatas ditunjukkan sebuah penahan D yang
dibangun dari beberapa gerbang NAND.
1). Membuat tabel kebenaran dari rangkaian tersebut.
2). Apakah masukan enable yang terpasang itu aktif tinggi atau rendah?
3). Memasang sinyal level TTL dengan frekwensi 1 Hz pada masukan
D.
4). Menyambung sebuah rangkaian LED untuk memonitor masukan dan
keluaran rangkaian penahan tersebut.
5). Memasukkan enable dipasang berlogika tinggi.
6). Menghidupkan rangkaian dengan menghidupkan catu daya.
7). Mengamati hubungan antara masukan D dan keluaran A. mencatat
pengamatan.
8). Membiarkan catudaya terpasang dan mengubah masukan enable
dari tinggi ke rendah. Apa efek yang terjadi untuk masukan D
terhadap keluaran A ketika memasukkan enable rendah?
FLIP-FLOP JK
1). Mempelajari data sheet dan tabel kebenaran dari IC 7476.
2). Mengamati keluaran flip-flop JK 7476 dengan J dan K dalam
keadaan tinggi ketika dimasukkan detak.
3). Apa yang terjadi pada keluaran 7476 bila keadaan masukan
dirubah jika clock sedang tinggi?
4). Membandingkan kemungkinan-kemungkinan kombinasi masukan
pada tabel kebenaran dengan hasil pengamatan dan membuat
BAB IV
HASIL PRAKTIKUM DAN PEMBAHASAN
IV.1 TABEL HASIL PENGAMATAN
V.2 ANALISA DATA HASIL PERHITUNGAN
karena keluaran Q rendah dan Q tinggi maka flip-flop dalam kondisi
reset.S Q
PENAHAN RS TERGERBANG
flip-flop dalam keadaan set.
E S
R
Q
PENAHAN D
Apabila E = 1 maka kondisi Q ditentukan oleh masukan D jika D = 1
BAB V PENUTUP
V.1 KESIMPULAN
Setelah melakukan percobaan flip-flop dan penahan maka kami dapat
menyimpulkan
- Bila kedua input flip-flop rendah, flip-flop tetap dalam keadaan
terakhirnya bila J rendah dan K tinggi, flip-flop direset. Jika J tinggi
dan K rendah, flip-flop diset. Bila keduanya tinggi flip-flop togel.
- Pada rangkaian penahan RS dengan enable = 0 outputnya Q = 0
dan Q = 1 ini berlanjut terus hingga masukan enable = 1 barulah
outputnya berubah.
- Pada rangkaian penahan D outputnya Q = 0 dan Q = 1 ini berlanjut
terus hingga masukannya D = 1 dan E = 1 barulah outputnya akan
berubah Q = 1 dan Q = 0.
V.2 SARAN
Sebaiknya alat yang sudah tidak layak digunakan lagi sebaiknya
V.3 AYAT YANG BERHUBUNGAN DENGAN PERCOBAAN
Surah AL QAMAR ; 49
Artinya : Sesungguhnya kami menciptakan segala sesuatu sesuai
dengan ukurannya.
Keterangan ayat : Segala sesuatu dengan aturannya adalah kata yang bisa
DAFTAR PUSTAKA
- Praktikum II Penuntun, Ir Amir Ali MT dan TIM Asisten Universitas Muslim
Indonesia Makassar 2003
