IMPLEMENTASI DAN SIMULASI ENKAPSULASI LCAS ( LINK CAPACITY ADJUSTMENT SCHEME ) PADA JARINGAN ETHERNET OVER SDH ( SYNCHRONOUS DIGITAL HIERARCHY )

(1)

TUGAS AKHIR

IMPLEMENTASI DAN SIMULASI ENKAPSULASI LCAS

( LINK CAPACITY ADJUSTMENT SCHEME )

PADA JARINGAN ETHERNET OVER SDH

( SYNCHRONOUS DIGITAL HIERARCHY )

Disusun Oleh :

Nama : Abdaul Hidayatir Ridho NIM : 41413110187

Program Studi : Teknik Elektro

PROGRAM STUDI TEKNIK ELEKTRO

FAKULTAS TEKNOLOGI INDUSTRI

UNIVERSITAS MERCU BUANA

JAKARTA

(2)

ii

TUGAS AKHIR

IMPLEMENTASI DAN SIMULASI ENKAPSULASI LCAS

( LINK CAPACITY ADJUSTMENT SCHEME )

PADA JARINGAN ETHERNET OVER SDH

( SYNCHRONOUS DIGITAL HIERARCHY )

Diajukan guna melengkapi sebagian syarat dalam mencapai gelar Sarjana Strata Satu ( S1 )

Disusun Oleh :

Nama : Abdaul Hidayatir Ridho NIM : 41413110187

Program Studi : Teknik Elektro

PROGRAM STUDI TEKNIK ELEKTRO

FAKULTAS TEKNOLOGI INDUSTRI

UNIVERSITAS MERCU BUANA

JAKARTA

(3)

(4)

(5)

v

IMPLEMENTASI DAN SIMULASI ENKAPSULASI LCAS ( LINK CAPACITY ADJUSTMENT SCHEME )

PADA JARINGAN ETHERNET OVER SDH

(

SYNCHRONOUS DIGITAL HIERARCHY )

ABSTRAK

Meningkatnya kebutuhan masyarakat akan informasi dan transmisi data yang cepat serta tepat maka dibutuhkan teknologi handal yang mampu mendukung penyediaan layanan akses data maupun informasi sesuai dengan kebutuhan masyarakat tersebut. Salah satu teknologi jaringan yang populer saat ini adalah teknologi jaringan ethernet over SDH (Synchronous Digital Hierarchy) yang menyediakan bandwidth dalam jumlah cukup besar, dengan kecepatan bisa mencapai 10 Gbps. Namun, masalah timbul pada jaringan ethernet over SDH ketika akan mengubah kapasitas (bandwidth) baik itu upgrade maupun downgrade bandwidth karena hal ini dapat mengakibatkan terjadinya interrupt traffic. Dengan enkapsulasi LCAS proses perubahan kapasitas baik itu upgrade maupun downgrade tidak akan mengakibatkan interupsi layanan.

Pada tugas akhir ini akan dilakukan kajian tentang karakteristik, performansi, dan simulasi LCAS ketika diimplementasikan pada jaringan ethernet over SDH dengan topologi ring dan tersambung ke bertest ethernet untuk mendapatkan nilai throughput, frameloss dan jitter. Dengan hasil penelitian frame loss tertinggi sebesar 7218405 fps dan jitter tertinggi sebesar 0,304 ms pada level VC-4 dan throughput 0 mbps jika tanpa menggunakan LCAS. Tugas akhir ini diharapkan dapat menjadi referensi literatur maupun acuan sebagai tambahan wawasan ilmu akan teknologi.

Kata kunci : ethernet over SDH, bandwidth, downgrade, upgrade, interrupt traffic

(6)

vi PRAKATA

Puji syukur ke hadirat Allah SWT atas segala rahmat dan hidayah-Nya sehingga laporan Tugas Akhir yang berjudul “ Implementasi dan Simulasi Enkapsulasi LCAS (Link Capacity Adjusment Scheme) Pada Jaringan Ethernet Over SDH (Synchronous Digital Hierarchy) “ dapat terselesaikan dengan baik. Laporan Tugas Akhir ini disusun untuk memenuhi salah satu syarat dalam menyelesaikan pendidikan Sarjana Strata Satu (S1) Teknik Elektro Fakultas Teknologi Industri Universitas Mercu Buana.

Terselesaikannya laporan Tugas Akhir ini tidak terlepas dari bantuan berbagai pihak, oleh karena itu saya sampaikan ucapan terima kasih kepada: 1. Bapak Ir. Yudhi Gunardi,MT. selaku Ketua Program Studi Teknik Elektro

Fakultas Teknologi Industri Universitas Mercu Buana;

2. Bapak Beny Nugraha, ST., Msc. selaku Dosen Pembimbing yang telah meluangkan waktu dan pikiran serta perhatiannya guna memberikan bimbingan dan pengarahan demi terselesaikannya Tugas Akhir ini;

3. Bapak Prof. Dr. Eng Mudrik Alaydrus, Ir. Said Attamimi, MT. Dan Ibu Dian Widi Astuti, ST. selaku Dosen Penguji yang telah meluangkan waktu dan pikiran serta saran-sarannya guna memberikan pengarahan demi terselesaikannya penulisan Tugas Akhir ini;

4. Teman-teman angkatan ke- 23 Teknik Elektro serta rekan-rekan kerja PT. NEC Indonesia yang telah banyak membantu dalam penelitian ini.

5. Sivitas Akademika Jurusan Teknik Elektro Fakultas Teknologi Industri Universitas Mercu Buana.

Semoga laporan Tugas Akhir ini dapat bermanfaat dalam mengembangkan ilmu pengetahuan khususnya untuk disiplin ilmu Teknik Telekomunikasi, kritik dan saran diharapkan terus mengalir untuk lebih menyempurnakan proyek akhir ini dan diharapkan dapat dikembangkan untuk penelitian-penelitian selanjutnya.

Jakarta, Desember 2014 Penulis

(7)

vii DAFTAR ISI

Halaman Judul ... ii

Halaman Pernyataan ... iii

Halaman Pengesahan ... iv

Abstrak ... v

Prakata ... vi

Daftar Isi ... vii

Daftar Tabel ... x Daftar Gambar ... xi BAB I PENDAHULUAN 1.1 Latar Belakang ... 1 1.2 Rumusan Masalah ... 2 1.3 Batasan Masalah ... 2 1.4 Tujuan Penelitian ... 3 1.5 Metodologi Penelitian ... 3 1.6 Manfaat Penelitian ... 3 1.7 Sistematika Penelitian ... 4

BAB II LANDASAN TEORI 2.1 Jaringan Komputer ... 5 2.2 Jaringan Backbone ... 6 2.2.1 Transmisi SDH ... 6 2.2.2 Struktur STM ... 8 2.2.3 Elemen Jaringan SDH ... 9 2.2.4 Proses Multiplexing SDH ... 11

(8)

viii 2.2.5 Topologi Jaringan SDH ... 13 2.2.6 Proteksi Jaringan SDH ... 13 2.3 Jaringan Ethernet ... 17 2.3.1 Pengertian Ethernet ... 17 2.3.2 Cara KerjaEthernet ... 18 2.3.3 Jenis-jenis Ethernet ... 18

2.4 Jaringan Ethernet Over SDH ... 19

2.4.1 LCAS ... 19

BAB III METODOLOGI PENELITIAN 3.1 Metode Pengumpulan Data ... 21

3.1.1 Parameter Penelitian ... 21

3.2 Hardware dan Software ... 24

3.3 Tahapan Penelitian ... 25

3.4 Desain Simulasi Percobaan ... 25

BAB IV PENGAMBILAN DAN PENGOLAHAN DATA 4.1 Diagram Alir Penelitian ... 26

4.2 Desain Simulasi ... 26

4.3 Integrasi NMS ... 28

4.4 Integrasi Alat Ukur ... 29

4.4.1 Test Ping ... 30

4.4.2 Test MAC Address ... 32

4.5 Pembuatan Digital Cross Connect ... 34

(9)

ix

BAB V ANALISA HASIL

5.1 Upgrade dan Downgrade Bandwidth ... 46

5.1.1 Level VC-12 Tanpa LCAS ... 46

5.1.2 Level VC-12 dengan LCAS ... 50

BAB VI KESIMPULAN DAN SARAN 6.1 Kesimpulan ... 74

6.2 Saran ... 75

Daftar Pustaka Daftar Singkatan

(10)

x

DAFTAR TABEL

Halaman

Tabel 2.1 Struktur STM pada SDH ……….. 8

Tabel 2.2 Jenis Ethernet ………... 18

Tabe l 3.1 Kategori frame loss ... 23

Tabel 3.2 Kategori jitter ... 23

Tabel 3.3 Kategori throughput ... 24

Tabel 3.4 Hardware dan Software yang digunakan ... 24

Tabel 4.1 Alokasi slot dan port pada NE ... 27

Tabel 4.2 Alamat IP tiap multiplexer ... 28

Tabel 4.3 Alokasi slot dan port card ethernet ... 30

Tabel 4.4 Hubungan antara VC-12, VC-3 dan VC-4 ... 45

Tabel 5.1 Hasil upgrade dan downgrade VC-12 w/o LCAS ... 50

Tabel 5.2 Hasil upgrade dan downgrade with VC-12 ... 54

Tabel 5.4 Hasil upgrade dan downgrade VC-3 with LCAS ... 64

(11)

xi

DAFTAR GAMBAR

Halaman

Gambar 2.1 Jaringan komputer sederhana ... 6

Gambar 2.2 Multiplexing pada SDH ... 7

Gambar 2.3 Struktur frame STM-1 ... 8

Gambar 2.4 Regenerator ... 9

Gambar 2.5 Terminal Multiplexer ... 10

Gambar 2.6 Add drop Multiplexer ... 10

Gambar 2.7 Digital Cross Connect ... 11

Gambar 2.8 Proses Multiplexing ... 11

Gambar 2.9 Model Topologi Jaringan ... 13

Gambar 2.10 Kondisi Normal SCNCP ... 15

Gambar 2.11 Kondisi Failure SCNCP ... 15

Gambar 3.1 Test ping pada alat ukur ... 21

Gambar 3.2 Test mac address pada alat ukur ... 22

Gambar 3.3 Topologi simulasi percobaan ... 25

Gambar 4.1 Flow chart penelitian ... 26

Gambar 4.2 Desain Simulasi ... 27

Gambar 4.3 Desain simulasi dengan NMS Client ... 28

Gambar 4.4 Contoh hasil ping MUX 1 dan MUX 2 ... 29

(12)

xii

Gambar 4.6 Hasil tes ping alat ukur port 1 dan port 2 ... 31

Gambar 4.7 Hasil tes MAC address alat ukur port 1 dan port 2 .... 32

Gambar 4.8 Hasil tes MAC address pada multiplexer 1 ... 33

Gambar 4.9 Hasil tes MAC address pada multiplexer 2 ... 34

Gambar 4.10 DXC level VC-12 pada MUX 1 dan MUX 2 ... 35

Gambar 4.11 DXC level VC-12 pada MUX 3 dan MUX 4 ... 36

Gambar 4.12 DXC level VC-3 pada MUX 1 dan MUX 2 ... 37

Gambar 4.16 VCG level VC-12 pada MUX 1 dan MUX 3 ... 41

Gambar 4.17 VCG level VC-3 pada MUX 1 ... 42

Gambar 4.18 VCG level VC-3 pada MUX 3 ... 43

Gambar 4.19 VCG level VC-4 pada MUX 1 dan MUX 3 ... 44

Gambar 5.1 Throughput pada pada MUX 1 ... 46

Gambar 5.2 Throughput pada pada MUX 3 ... 47

Gambar 5.3 Downgrade 3 x VC-12 pada MUX 1 ... 47

Gambar 5.4 Throughput down pada MUX 1 ... 48

Gambar 5.5 Mekasnisme throughput down pada MUX 1 ... 48

Gambar 5.6 Frame loss dan jitter pada MUX 3 ... 49

Gambar 5.7 Downgrade 3 x VC-12 pada MUX 1 dengan LCAS ... 50

(13)

xiii

Gambar 5.9 Mekasnisme kerja LCAS ... 52

Gambar 5.10 LCAS status pada MUX 1 ... 53

Gambar 5.12 Perbandingan throughput level VC-12 ... 54

Gambar 5.13 Throughput pada MUX 1 dan MUX 3 level VC-3 ... 55

Gambar 5.14 Downgrade 1 x VC-3 pada MUX 3 ... 56

Gambar 5.16 Mekasnisme Throughput down pada MUX 3 ... 57

Gambar 5.18 Downgrade 1 x VC-3 pada MUX 3 dengan LCA S ... 59

Gambar 5.19 Throughput pada MUX 1 ... 59

Gambar 5.20 Throughput pada MUX 3 ... 60

Gambar 5.26 Trafik di MUX 3 setelah di-upgrade ... 64

Gambar 5.27 Perbandingan throughput level VC-3 ... 64

Gambar 5.28 Throughput pada MUX 1 dan MUX 3 ... 65

Gambar 5.29 Downgrade kapasitas pada MUX 1 ... 66

(14)

xiv

Gambar 5.32 Frame loss dan jitter pada MUX 3 ... 67

Gambar 5.33 Throughput pada MUX 3 dan MUX 1 ... 69

Gambar 5.34 Downgrade 2 x VC-4 pada MUX 1 ... 69

Gambar 5.35 Throughput down pada MUX 1 ... 70

Gambar 5.38 Frame loss dan jitter pada MUX 3 ... 72