BAB 3 PERANCANGAN SISTEM. Perancangan Switching Amplifier ini dibagi menjadi tiga bagian utama, yaitu. Noise Shaping

BAB 3

PERANCANGAN SISTEM

Perancangan Switching Amplifier ini dibagi menjadi tiga bagian utama, yaitu perancangan Modul Input, Modul FPGA dan Modul Output.

Gambar 3.1 Blok Diagram Sistem Keseluruhan

3.1 Perancangan Modul Input

Modul Input yang digunakan dalam sistem ini menggunakan ROM dengan tipe EPROM (Eresable Programable Read Only Memory). Modul input berfungsi memberikan data audio digital kepada modul FPGA.

Digital audio dalam ROM Data Buffer Noise Shaping MUPWM H Bridge MOSFET Output Filter Transducer (loudspeaker) MOSFET driver Modified PWM Processor (Modul FPGA)

8 bit Bus 16 bit 352,1 KHz 8 bit 352,1 KHz 2 bit 352,1 KHz 3,3V PWM 4 bit control signal 352,1 KHz 352,1 KHz Powered 12V UPWM Powered Analog Audio Signal Modul Output Modul Input

3.1.1 EPROM

EPROM yang digunakan adalah 27C1001 dengan kapasitas 1 Mbit (128K × 8 = 128 KByte). ROM digunakan untuk menyimpan data audio dengan frekuensi sampling 44,1 KHz sebagai input bagi switching amplifier yang dirancang. Data sampel audio yang disimpan dalam ROM berformat 16 bit 2’s complement, sesuai dengan format wave PCM yang memiliki rentang amplitudo dari +32.767 sampai -32.768.

( a ) ( b )

Gambar 3.2 (a) Layout Pin IC 27C1001 (b) Logic Diagram

Tabel 3.1 Daftar Pin IC 27C1001

Perancangan Modul FPGA terdiri dari perancangan Data Buffer, Noise shaper dan MUPWM. Metode perancangan menggunakan VHDL (VHSIC Hardware Description Language); VHSIC (Very High Speed Integrated Circuit) dengan bantuan software Xilinx ISE 6.1i.

3.2.1 Data Buffer

Data Buffer digunakan untuk menampung sementara data yang diterima dari EPROM. Buffer juga melakukan konversi data word 8 bit menjadi word 16 bit, sesuai dengan lebar data sample audio yang digunakan.

Gambar 3.3 Blok Modul Data Buffer

Keterangan Gambar 3.3 :

d_in<7:0> : Input data buffer, diambil dari output EPROM clk : Clock untuk data buffer

rdi : Sinyal yang diterima dari modul MUPWM, digunakan untuk menandakan bahwa data buffer harus mengambil data baru dari EPROM.

add_out<16:0> : Alamat yang diberikan kepada EPROM

d_out<15:0> : Data sampel audio 16 bit yang diberikan kepada modul Noise Shaper

3.2.2 Noise Shaper

Dalam perancangan sistem ini digunakan Noise shaping orde 2 karena tingkat noise di dalam frekuensi audio dianggap cukup rendah dan tingkat noise di atas frekuensi audio tidak terlalu besar. Resolusi input Noise Shaper sesuai dengan output dari Data Buffer, yaitu 16 bit dengan frekuensi oversampling 352,8 KHz. Resolusi output dari Noise shaping harus sesuai dengan input dari modulator, yaitu 8 bit.

Gambar 3.4 Blok Modul Noise Shaper

Keterangan Gambar 3.4 :

x(15:0) : Input noise shaper, berasal dari output data buffer

clk : Clock yang menggerakan noise shaper berasal dari output rdi dari MUPWM

clr : Reset asinkron nse : Noise Shaper Enable

Y(7:0) : Output dari noise shaper untuk MUPWM

Sedangkan struktur dari noise shaper orde 2 adalah sebagai berikut :

Gambar 3.5 Struktur Noise Shaper orde 2

Keterangan Gambar 3.5 : X(z) : Input Noise Shaper

R(z) : Nilai X(z) dikurangi Y(z) sebelumnya.

S(z) : Nilai R(z) yang dijumlahkan dengan nilai R(z) sebelumnya V(z) : Nilai S(z) dikurangi Y(z) sebelumnya

W(z) : Nilai S(z) yang dijumlahkan dengan nilai S(z) sebelumnya N(z) : Random error (noise) yang timbul karena proses kuantisasi Y(z) : Output dari sistem

Rumus untuk menghitung maximum signal-to-error ratio ( S / E ) untuk noise shaping orde 2 terdapat dalam Bab 2 (Persamaan 2.4).

∫

+ + - +

_∫

Q N(z) Z-1 X(z) R(z) S(z) V(z) W(z) - Y(z) + + Z-1

∫

=

3.2.3 Permasalahan Dalam Implementasi Unipolar PWM.

Waktu ON – OFF (tON + tOFF) dari MOSFET adalah sekitar 100 ns, lebar pulsa minimum (tmin) yang diberikan kepada gate harus ≥ 100 ns, jika tidak maka MOSFET

tidak sempat berubah dari keadaan awalnya. Hal ini berlaku untuk keadaan awal ON maupun OFF.

Gambar 3.6 Respon MOSFET dengan keadaan awal OFF dengan (a) lebar pulsa < tmin dan (b) lebar pulsa = tmin

3.2.4 Modifikasi Unipolar Pulse Width Modulator

Untuk resolusi 8 bit, maka diperlukan 128 clock untuk melakukan satu siklus PWM. Modifikasi dilakukan dengan menambahkan beberapa clock pada saat sebelum dan sesudah fase PWM untuk memberikan pulsa inisial, yaitu pulsa yang menyebabkan tegangan output nol. Dalam modifikasi ini periode switching dibagi menjadi 3 fase,

input output Low High Low High input ( a ) ( b ) tmin t < tmin output

yaitu fase awal, fase PWM dan fase akhir. Pada fase awal, modulator akan memberikan pulsa high kepada kedua pasangan MOSFET dalam rangkaian H-Bridge. Pada fase PWM, modulator melakukan proses unipolar PWM sesuai dengan algoritma unipolar PWM. Pada fase akhir, modulator memberikan pulsa low kepada kedua pasangan MOSFET.

Pada rangkaian H-Bridge, tegangan output merupakan selisih tegangan antar output dua pasangan MOSFET. Sebagai contoh, Gambar 3.7 memperlihatkan kurva tegangan output dua pasangan MOSFET dalam rangkaian H-Bridge ( Va dan Vb) dan output dari rangkaian H-Bridge (Vout).

Gambar 3.7 Contoh Output dengan Modifikasi Unipolar PWM

Gambar 3.7. memperlihatkan bahwa pada fase awal dan fase akhir tegangan output adalah nol. Selain itu dapat dilihat bahwa dengan menggunakan pulsa inisial dapat dihasilkan lebar pulsa yang lebih kecil dari tmin. Jumlah clock yang dibutuhkan

untuk satu siklus switching merupakan jumlah total clock dari fase awal, fase PWM dan Va

Vb

Vout = Va-Vb Lebar pulsa < tmin

Fase awal Fase PWM Fase akhir

clock

Periode switching Lebar pulsa = tmin

fase akhir. Pada perancangan modul MUPWM (Modified Unipolar Pulse Width Modulator), jumlah clock fase awal dinyatakan dengan M sedangkan jumlah clock fase akhir dinyatakan dengan L.

3.2.5 Perhitungan Frekuensi Switching

Frekuensi switching dari suatu switching amplifier harus jauh lebih tinggi dari frekuensi yang akan diperkuat setidaknya 10 kali lipat. Frekuensi audio tertinggi adalah 20 KHz, oleh karena itu frekuensi switching setidaknya 200 KHz atau lebih. Untuk mempermudah perancangan, sebaiknya frekuensi switching adalah kelipatan 2n dari frekuensi sampling. Oleh karena itu, dipilih frekuensi switching 352,8 KHz. Dengan clock 50 MHz resolusi terbesar yang mungkin adalah 8 bit.

Dengan modifikasi maka jumlah clock yang dibutuhkan untuk melakukan satu siklus switching adalah : M + L + 128. Dengan M adalah jumlah clock pada fase awal, L adalah jumlah clock pada fase akhir, 128 adalah jumlah clock pada fase PWM untuk 8 bit unipolar PWM.

Frekuensi switching (fSW) dari Unipolar PWM hasil modifikasi ini adalah :

Hz L M f f CLOCK SW 128 + + = (3.1)

Dengan frekuensi clock sebesar 50 MHz, untuk mencapai frekuensi switching sebesar 352,8 KHz maka periode switching adalah :

72 , 141 352800

Dengan periode switching 142 clock, maka frekuensi switching yang diperoleh adalah sebesar 50 MHz / 142 = 352,11 KHz.

Jumlah clock yang tersedia untuk M dan L adalah 142 – 128 = 14. Dengan membagi jumlah clock sama besar antara M dan L, maka M = 7 clock dan L = 7 clock.

Periode pulsa inisial harus lebih dari atau sama dengan ketentuan lebar pulsa minimum. Dengan M = L = 7 clock, maka lebar pulsa dari kedua pulsa inisial itu adalah 140 ns, memenuhi syarat minimum yaitu 100 ns.

3.2.6 Realisasi MUPWM (Modified Unipolar Pulse Width Modulator)

Secara konsep, MUPWM digambarkan dengan skematik pada Gambar 3.8. Dalam realisasinya digunakan bahasa VHDL untuk membuat setiap komponen-komponen tersebut.

Unipolar PWM yang dirancang memiliki input 8 bit dengan tipe data sign ( 1 bit sign + 7 bit magnitude). Karena output dari Noise shaper bertipe 2’s complement, maka sebelum masuk ke dalam modulator diperlukan sebuah converter yang mengubah tipe data dari 2’s complement menjadi sign.

Converter CNTR8 CMPR8 (1) CLK RST COUNT SR Do Di S 8 bit 2’s complement input 7 bit Magnitude Sign bit

STATE M ADD8CE (1) CMPR8 (2) D ADD8CE (2) ADD8 CMPR8 (3)

Gambar 3.8 Skematik Lengkap Modul MUPWM

Keterangan gambar 3.8 :

M : Minimum Positive Pulse Width sesuai dengan waktu aktif minimum MOSFET

L : Minimum Negative Pulse Width sesuai dengan waktu non aktif minimum MOSFET

D : Data Input (magnitude dari converter)

SI : Sign (untuk menentukan output Modulator positif atau negatif )

RDI : Ready Data Input ( memberitahukan bahwa Modulator telah mengambil data) CLK RST CE A S B A Y B CLK RST SR X1 POA X2 POB SI CLK RST CE A S B CLK RST A S B A Y B A Y B 128 L RDI

Penjelasan komponen yang dipakai dalam MUPWM : • Converter

- Digunakan untuk mengubah format data 2’s complement menjadi sign binary. - Input data (Di) adalah 8 bit 2’s complement sedangkan outputnya 7 bit

magnitude (Do) dan 1 bit sign (S). • Counter 8 bit (CNTR8)

- Digunakan untuk melakukan perhitungan dari 0 – 255. Output-nya dimasukkan ke port A setiap Comparator 8 bit (CMPR8).

- SR (Synchronous Reset) digunakan supaya CNTR8 menghitung kembali dari nilai awal yaitu nol (0) setelah datangnya clock.

- CLK dan RST dihubungkan dengan clock dan reset dari FPGA. • Adder 8 bit dengan Clock Enable (ADD8CE)

- ADD8CE(1) digunakan untuk menjumlahkan nilai M dan nilai D. Output-nya

dimasukkan ke port B dari CMPR8(2).

- ADD8CE(2) digunakan untuk menjumlahkan nilai M dan nilai L. Output-nya

dimasukkan ke port B dari CMPR8(3).

- CE (Clock Enable) untuk mengaktifkan ADD8SC.

- CLK dan RST dihubungkan dengan clock dan reset dari FPGA. • Adder 8 bit (ADD8S)

- Digunakan untuk menjumlahkan nilai output dari ADD8SC(2) dan nilai konstan

128 desimal. Output-nya dimasukkan ke port B dari CMPR8(3).

- CLK dan RST dihubungkan dengan clock dan reset dari FPGA. • Comparator 8 bit (CMPR8)

- CMPR8(1) digunakan untuk membandingkan nilai output dari CNTR8 dan nilai

M. Output-nya dimasukkan ke port X1 dari STATE. (output dari CNTR8 = M, maka nilai output CMPR8(1) adalah 1).

- CMPR8(2) digunakan untuk membandingkan nilai output dari CNTR8 dan nilai

output dari ADD8CE(1). Output-nya dimasukkan ke port X2 dari STATE. (output

dari CNTR8 = output dari ADD8CE(1), maka nilai output CMPR8(2) adalah 1).

- CMPR8(3) digunakan untuk membandingkan nilai output dari CNTR8 dan nilai

output dari ADD8. Output-nya dimasukkan ke port CE dari ADD8CE dan port SR dari CNTR8 dan STATE. (output dari CNTR8 = output dari ADD8, maka nilai output CMPR8(3) adalah 1).

• STATE

- STATE merupakan komponen yang berisikan kondisi-kondisi yang telah ditentukan untuk menghasilkan output sesuai dengan kondisi input yang terjadi. - Apabila STATE dalam kondisi aktif (CLK = 1, RST = 0) maka :

Tabel 3.2a State Table untuk POA

Current State Input Next State

POA SI SR X1 X2 POA 0 x 0 x x 0 0 x 1 x x 1 1 0 x x 0 1 1 0 x x 1 0 1 1 x 0 x 1 1 1 x 1 x 0

Tabel 3.2b State Table untuk POB

Current State Input Next State

POB SI SR X1 X2 POB 0 x 0 x x 0 0 x 1 x x 1 1 0 x 0 x 1 1 0 x 1 x 0 1 1 x x 0 1 1 1 x x 1 0

3.3 Perancangan Modul Output

Modul Output terdiri dari Driver MOSFET, H-Bridge MOSFET, filter pasif LC dan speaker.

3.3.1 Driver MOSFET

Driver MOSFET berfungsi untuk mengatur waktu aktif dan non-aktif dari High-side dan Low-High-side MOSFET pada rangkaian H-Bridge. Driver MOSFET yang digunakan adalah LM2725. LM2725 memiliki impedansi output yang rendah sehingga mampu mengendalikan gate dari MOSFET yang memiliki sifat kapasitif dengan lebih cepat.

Berdasarkan input yang diterima oleh Driver MOSFET, maka Driver MOSFET akan merespon dengan mengeluarkan output berupa sinyal pulsa high atau low kepada setiap MOSFET dalam rangkaian H-Bridge MOSFET. Sebuah MOSFET Driver digunakan untuk mengendalikan dua buah MOSFET dalam rangkaian H-Bridge.

Sehingga untuk mengendalikan 4 buah MOSFET dalam rangkaian H-Bridge, diperlukan dua buah Driver MOSFET.

Ketika input low, maka Driver MOSFET memberikan output low kepada High-side MOSFET dan high kepada Low-High-side MOSFET. Ketika input high, maka Driver MOSFET memberikan output high kepada High-side MOSFET dan low kepada Low-side MOSFET (Gambar 3.9).

3.3.2 H-Bridge MOSFET input dari low side driver A input dari low side driver B input dari high side driver B input dari high side driver A BEBAN +V +V Q4 Q3 Q2 Q1

H-Bridge MOSFET memungkinkan output memiliki polaritas positif atau negatif dengan sebuah supply positif. MOSFET yang digunakan adalah IRF540. Dari datasheet diketahui bahwa IRF540 memiliki kemampuan menghantar arus maksimum (ID) sebesar 33 A dengan RDS(on) sebesar 0.044 ohm dan tegangan treshold (VGS(th))

maksimum 4 V.

3.3.3 Output Filter

Output dari rangkaian MOSFET merupakan pulsa-pulsa PWM, untuk mengubah pulsa-pulsa tersebut menjadi tegangan analog maka diperlukan filter pasif yang akan menghilangkan komponen frekuensi switching. Filter yang dimaksud merupakan Low Pass Filter (LPF) yang terdiri dari induktor (L) dan kapasitor (C). Agar dapat mereproduksi seluruh spektrum audio maka frekuensi cut-off harus lebih tinggi dari frekuensi audio. Frekuensi cut-off yang diperoleh adalah 22,7 KHz.

PWM in A PWM in B L2 L1 C _RLoad (a) Vi (PWM in) Vo L C _RLoad (b)

Untuk menganalisa rangkaian pada Gambar 3.10.a, digunakan rangkaian ekuivalen (Gambar 3.10.b.) dengan nilai induktor L = L1 + L2. Analisa dari rangkaian pada gambar 3.10.b. adalah sebagai berikut : (Rangkaian Listrik, p211)

L X_L = jω⋅ C 1 X_C ⋅ = ω j 1 CR R R // X_C ⋅ + = ω j Fungsi Alih : S jω = =>

₍

₎

LCR S SL R R SCR SCR SL R SCR R Av ₂ 1 1 1 + + = + + ⋅ + + = = + + = LCR R LCR SL LCR LCR S LCR R Av ₂ LC S CR S LC 1 1 1 2 _{+ +}

Persamaan umum sistem orde 2 :

2 2 2 2 ) ( n n n S S s H ω ζω ω + + = ratio damping f n n frekuensinatural 2 = = = ζ π ω Maka : 2 1 n LC =ω CR1 =2ζωn

(

)

(

)

_{jω L} CR j CR j R R R Av ⋅ + ⋅ + ⋅ + = + = = ω ω 1 R 1 X // X // X Vi Vo L C C

Dengan nilai induktor yang sebesar 36 µH, kapasitor 0,56 µF, dan beban 4 ohm, didapatkan fn = 35,4 KHz dengan damping ratio ζ = 1,002 (dibulatkan = 1)

Q (Quality Factor) dari filter adalah : (Franco, 1998, p127)

5 , 0 1 2 1 2 1 ₌ ⋅ = ⋅ = ζ Q 3.3.4 Speaker

Speaker mengubah tegangan analog dari output filter menjadi gelombang suara. Speaker yang digunakan berimpedansi 4 ohm, dengan tegangan supply 12 V, maka daya output yang diperoleh secara teoritis (dengan memperhitungkan M dan L dari MUPWM) adalah 14,4 watt.

Tegangan output amplifier maksimum = + / - 10,73 V = 21,46 Vpp Untuk gelombang sinus rumus tegangan RMS (Root Mean Square) adalah :

V (RMS) = Vpeak × 0,707 (3.2)

Untuk Vpeak = 10,73 V, maka V(RMS) yang diperoleh adalah :

V(RMS) = 10,73 x 0,707 = 7,59 V

Rumus untuk menghitung daya :

P = V(RMS)2 / R (3.3)

Untuk R = 4 ohm maka :