Prio Handoko, S. Kom., M.T.I.
Capaian Pembelajaran
•
Mahasiswa dapat menjelaskan cara menganalisis dan merancang rangkaian logika sekuensial dengan state diagram.•
Analisa dilakukan untuk dapat memahami perilaku dari rangkaian sekuensial•
Perilaku rangkaian sekuensial ditentukan oleh input, output, dan suatu “keadaan” (next state atau present state) rangkaian flip flop•
Analisa rangkaian sekuensial terdiri dari:•
persamaan boolean (boolean expression)•
tabel keadaan (state table)•
diagram keadaan (state diagram)Q Q D
Q Q D
A A
B B
y x
Clk
Prosedur Penyelesaian.
1. Identifikasikan jenis dan jumlah FF yang digunakan dalam rangkaian
2. Tentukan persamaan next state FF yang digunakan 3. Gambarkan state table berdasarkan persamaan
yang telah dibuat
4. Gambarkan state diagram untuk rangkaian tersebut berdasarkan state table yang telah dibuat
Pembahasan.
1. Identifikasikan jenis dan jumlah FF yang digunakan dalam rangkaian.
2 buah D-FF (DA dan DB)
2. Tentukan persamaan next state FF yang digunakan Karena D menampung hasil operasi rangkaian AND-OR sebelumnya, maka D merupakan next state, maka persamaannya:
DA = Ax + Bx
3. Gambarkan state table berdasarkan persamaan yang telah dibuat.
4. Gambarkan state diagram untuk rangkaian tersebut berdasarkan state table yang telah dibuat
Q Q D
Q Q D
A A
B B x
y Clk
Ditanyakan.
1. Tentukan persamaan next state FF yang digunakan 2. Gambarkan state table berdasarkan persamaan
yang telah dibuat
3. Gambarkan state diagram untuk rangkaian tersebut berdasarkan state table yang telah dibuat
Prosedur Perancangan.
1. Ubahlah state table sederhana ke dalam bentuk state table lengkap
2. Tentukan tabel transisi required FF mengacu kepada tabel eksitasi required FF
3. Tentukan persamaan booleannya 4. Gambaran rangkaiannya
Contoh.
Rancang rangkaian sekuensial sinkron menggunakanJK-FF untukstate tablesebagai berikut ini.
Latihan.
Rancang rangkaian sekuensial sinkron menggunakanD-FF untukstate tablesebagai berikut ini.
• Counter: rangkaian logika sekuensial yang melalui suatu urutan yang ditentukan oleh kondisi (states) input.
• Counter terdiri dari 2 kategori:
• Asynchronous counter (ripple counter – pencacah ripple)
• Synchronous counter
• Asynchronous counter:perubahan keadaan output dari flip-flop digunakan untuk memicu (trigger) flip-flop lainnya
• Synchronous counter:pulsa clock input dihubungkan dengan input CP dari semua flip-flop.
3-Bit Asynchronous Up Counter
J0
Q Q
K0
J1
Q Q
K1
J2
Q Q
K2 +5V
Clk
Q1 Q2 Q3
Q0
Q0
Q1
Q1
Q2
Q2
3-Bit Asynchronous Down Counter
J0
Q Q
K0
J1
Q Q
K1
J2
Q Q
K2 +5V
Clk
Q1 Q2 Q3
Q0
Q0
Q1
Q1
Q2
Q2
Synchronous Counter
J0
Q Q
K0
J1
Q Q
K1
J2
Q Q
K2 Clk
Q1 Q2 Q3
Q0
Q0
Q1
Q1
Q2
Q2
Counter Signal
Q0
Q1
Q2
Q3
Counter State Diagram
UP Counter
000
010
100 110
001 111
011 101
DOWN Counter
• Pulsa input (input pulse) yang disebut dengan count pulse dapat berupa clock pulse maupun berasal dari sumber eksternal yang dapat muncul pada interval waktu yang berurutan atau acak (random)
• Counter sering ditemukan pada peralatan yang menerapkan digital logic
• Counter terdiri dari nbuah FFdan dapat menghitung nilai biner dari 0 s.d.2n-1
• Counteryang menghitung nilai biner tersebut dinamakan binary counter.
• Binary counter pada umumnya lebih efisien jika dibangun dengan T-FFatau JK-FF
• Contoh.
Perhatikan tabel 3- bit counterberikut menggunakan T-FF.
Latihan.
Gambarkan rangkaian danstate diagram countersinkron menggunakanJK-FFberdasarkan tabel eksitasi berikut.
