LAPORAN PRAKTIKUM ARITMATIKA DASAR
(HALF ADDER, FULL ADDER, HALF SUBTRACTOR)
“PRAKTIK ELEKTRONIKA DIGITAL”
KELAS : EC-3A KELOMPOK : 3
ANGGOTA :
NAMA NIM
JOVINTO MUHAMMAD ATHALLAH 2203321014
LARAS MURYANI 2203321029
MELKIOR GOSTA CHRISTI
SAMADYA 2203321047
NUR FATIKHAH RIZKI ADINDA 2203321064
PROGRAM STUDI TEKNIK ELEKTRONIKA INDUSTRI JURUSAN TEKNIK ELEKTRO
POLITEKNIK NEGERI JAKARTA 2023/2024
LAPORAN PRAKTIKUM
ARITMATIKA DASAR (HALF ADDER, FULL ADDER, HALF SUBTRACTOR)
A. Half Adder
Rangkaian
Gambar 1 : Rangkaian Half Adder
Persamaan C = XY S = X ⊕ Y
Tabel Kebenaran
INPUT OUTPUT
X Y C (Logic) S (Logic) C (Volt) S (Volt)
0 0 0 0 0,0001 0,003
0 1 0 1 0,027 4,5
1 0 0 1 0,04 4,5
1 1 1 0 4,8 0,07
Praktikum
Gambar 2 : Praktikum Half Adder
Analisis
Half Adder adalah rangkaian logika yang outputnya merupakan penjumlahan dari dua bit bilangan biner. Output terdiri atas: nilai jumlahan (S=sum) dan nilai lebihnya (C=carry-out). Pada rangkaian half adder terdapat dua gerbang logika yaitu AND dan XOR, dimana output yang dikeluarkan oleh AND adalah C (Carry Out) dan output yang dikeluarkan oleh XOR adalah S (Sum).
B. Full Adder
Rangkaian
Gambar 3 : Rangkaian Full Adder
Persamaan S = X ⊕ Y ⊕ Cin
Cout = (X ⊕ Y)(Cin) + XY
Tabel Kebenaran
INPUT OUTPUT
Cin X Y S (Logic) Cout (Logic) S (Volt) Cout (Volt)
0 0 0 0 0 0,013 0,03
0 0 1 1 0 3,8 0,002
0 1 0 1 0 4,5 0,005
0 1 1 0 1 0,02 4,7
1 0 0 1 0 4,3 0,03
1 0 1 0 1 0,002 3,57
1 1 0 0 1 0,05 4,3
1 1 1 1 1 4,9 3,2
Praktikum
Gambar 4 : Praktikum Full Adder
Analisis
Full Adder adalah rangkaian logika yang outputnya merupakan penjumlahan dari tiga bit bilangan biner. Inputnya terdiri atas: dua bit input (biasa) ditambah dengan nilai lebih dari penjumlahan sebelumnya (Cin=carry-in). Sedangkan outputnya sama dengan Half Adder. Namun pada praktikum Full Adder kali ini digunakan dua buah rangkaian Half Adder yang digabungkan.
C. Half Subtractor
Rangkaian
Gambar 5 : Half Subtractor
Persamaan B = X Y R = X ⊕ Y
Tabel Kebenaran INPUT
X B R
X Y
0 0 1 0 0
0 1 1 1 1
1 0 0 0 1
1 1 0 0 0
Praktikum
1
2 3
U1:A
7408
1 2
U3:A
7404
0
0
0 0
X
Y
4
5 6
U1:B
7408
1 2
U5:A
7404
1
1
0 1
X
Y
9
10 8
U1:C
7408
3 4
U5:B
7404
1
0
1 0
X
Y
12
13 11
U1:D
7408
5 6
U5:C
7404
0
0
1 1
X
Y 1
2 3
U2:A
74HC386
5 6
4
U2:B
74HC386
8
9 10
U2:C
74HC386
12 13
11
U2:D
74HC386 R
B
R
B
R
B
R
B
Gambat 6 : Simulasi Half Subtractor
Analisis
Half Subtractor adalah rangkaian logika yang outputnya merupakan pengurangan dari dua bit bilangan biner. Output terdiri atas: nilai pengurangan (R=Remain) dan nilai yang dipinjam (B=Borrow-out). Pada rangkaian half subtractor terdapat tiga gerbang logika yaitu NOT, AND, dan XOR, dimana output yang dikeluarkan oleh NOT dan AND ( X Y¿ adalah B (Borrow Out) dan output yang dikeluarkan oleh XOR adalah R (Remain).
