8. RANGKAIAN SEKUENSIAL
Yan
Yang dg dimimaaksud rangkaian sekuensial adksud rangkaian sekuensial ad alah konalah kondidisi rangksi rangkaian bilaaian bila mem
memiliiliki ki masumasukan X(t+1kan X(t+1) y) yang terang tergantung dari gantung dari mmasasuukan saat ikan saat inni di danan keluar
keluaraan sebelumnn sebelumnyaya..
Gam
Gambabar 3.42 Gambar blok sekr 3.42 Gambar blok sekuuensialensial
8.1Present State Next State (PSNS) 8.1Present State Next State (PSNS)
Pada system
Pada system presen state next statepresen state next state, kondisi X(t+1) sangat dipengaruhi, kondisi X(t+1) sangat dipengaruhi oleh
oleh kondikondisi si set S dan rset S dan reseeset t R seR sertrta X(a X(tt). Bi). Bila S = la S = 0 dan 0 dan R = 0R = 0, m, maka X(aka X( tt+1)+1) = X(t). Pada saat S = 0 dan R = 1, maka kondisi X(t+1)=R dan tidak = X(t). Pada saat S = 0 dan R = 1, maka kondisi X(t+1)=R dan tidak terpengaruh perubahan X(t). Sedangkan pada saat S = 1 dan R = 0, maka terpengaruh perubahan X(t). Sedangkan pada saat S = 1 dan R = 0, maka kondisi X(t+1) = S dan tidak terpengaruh prubahan X(t). Sementara pada kondisi X(t+1) = S dan tidak terpengaruh prubahan X(t). Sementara pada saat
saat S = 1 dS = 1 dan an R = 1, X(R = 1, X(t+t+1) tid1) tidak didak didefinefiniisikan.sikan.
T
Gam
Gambabar 3.43 Ranr 3.43 Rangkaigkaian PSNSan PSNS
8.2 S-R
8.2 S-R flip-flop flip-flop (bista(bistabel fbel flip-lip-fflop) lop) Untu
Untuk k mmeennyedyed erherhaannakan PSNakan PSN S, mS, maka daka dikeikemmbangkanbangkan set-reset set-reset flip-flop.flip-flop. Pad
Pada kona kondisi S = 0 dan disi S = 0 dan R =0, makR =0, maka kondia kondisi X(tsi X(t+1) = X(t). Bil+1) = X(t). Bila a S = 1 dan S = 1 dan R =R = 0, m
0, maka kondisi aka kondisi X(tX(t+1) = 1+1) = 1. . BiBila S = 0 dan R = 1, mla S = 0 dan R = 1, maka X(t+1)= 0. Bila S aka X(t+1)= 0. Bila S = 1= 1 d
dan R = 1 man R = 1 maaka X(t+1) tidak dka X(t+1) tidak didefinidefinisikan.isikan.
Tabel 3.37 Tabel kebenaran S-R
Tabel 3.37 Tabel kebenaran S-R flip-flop flip-flop
S(t)} S(t)} (t){X(t) (t){X(t) R R 1) 1) X X(t(t )) R(t R(t S(t) S(t) X(t) X(t) 1) 1) X X(t(t S(t) S(t) X(t) X(t) 1) 1) Y Y(t(t )) R(t R(t Y(t) Y(t) 1) 1) X X(t(t
Gambar 3.44 Blok diagram SR
Gambar 3.44 Blok diagram SR flip-flop.flip-flop.
8.3
8.3 Clocked Clocked S-RS-R FLIP-FLOP FLIP-FLOP Sebuah S-R
Sebuah S-R flip flop flip flop adadalah ralah raanngkaian gkaian S-R S-R flip-flip-flop yanflop yang dig dikenkendaldalikan ikan oleholeh clock
clock .. Set Set ddanan reset reset akan dikendalikan oleh kondisiakan dikendalikan oleh kondisi clock clock .. Set Set dandan reset reset akan
akan beberfunrfungsi gsi hhaannya biya bila kondisila kondisi clock clock adalahadalah highhigh (“1”), sebaliknya(“1”), sebaliknya set set d
Gam
Gambabar 3.45 Rangkaianr 3.45 Rangkaian clocked clocked S-RS-R flip-flop flip-flop
Persamaan : Persamaan : SC(t)} SC(t)} (t){X(t) (t){X(t) RC RC 1) 1) X X(t(t Bil Bila a C C = = 0, 0, mmaakaka XX(t(t 1)1) X(t)X(t) C = 1, maka C = 1, maka XX(t(t 1)1) RCRC(t){X(t)(t){X(t) SC(t)}SC(t)} Clocked S-R fl
Clocked S-R flip-floip-flop p bisa dbisa d ikeikemmbanbanggkan dkan dengengan menggunakan gerbangan menggunakan gerbang NAND.
NAND.
Gambar 3.46
Gambar 3.46 CCloloced S-R ced S-R flip flop flip flop dengan gerdengan gerbang Nbang NANDAND Dar
Dari gai ga mbar mbar 3.45 3.45 tertersebut dsebut di atas di atas dapat dituliskan persamaan :apat dituliskan persamaan : (t){X(t)} (t){X(t)} R R S(t) S(t) 1) 1) X X(t(t 8.4
8.4 RS Flip Flop RS Flip Flop dengan NORdengan NOR Pengembangan lebih lanjut dari
Pengembangan lebih lanjut dari Set reset flip-flop Set reset flip-flop (RS flip-flop) (RS flip-flop) adalahadalah de
denngan memgan memaasansang geg gerbang NOR rbang NOR papadada reset reset R. PadR. Pada gama gambar 3bar 3..47 bila47 bila masukan B = “0”
masukan B = “0” (low),(low), maka keluaran X(t+1)maka keluaran X(t+1)=X(=X( tt).).
Gambar 3.47
Gambar 3.47 RS RS flip-flop flip-flop dengan NORdengan NOR
Dar
Syarat S.R≠ 1 Syarat S.R≠ 1
8.5
8.5 JK Flip-Flop JK Flip-Flop Pengembangan dari
Pengembangan dari RS flip flop RS flip flop yang lain adalahyang lain adalah JK flip flop JK flip flop . Rangkaian ini. Rangkaian ini mem
memiliiliki ki mmasasuukan J dan K , kekan J dan K , kennddali clali clock C ock C dadan n keluarkeluaran X dan X danan XX ..
Gambar 3.48
Gambar 3.48 JK fl JK flip-floip-flop p
Tabel 3.38 Tabel kebenaran
Tabel 3.38 Tabel kebenaran JK flip-flop JK flip-flop
Dar
Dari i tabel 3.38 tersebut di tabel 3.38 tersebut di atas bisa diatas bisa ditutuliskan persamaanliskan persamaan JK flip-flop JK flip-flop (t)X(t) (t)X(t) K K (t (t)) X X J(t) J(t) 1) 1) X X(t(t 8.6 D 8.6 D Flip-Flop Flip-Flop Data
Data flip-flop flip-flop (D-(D-flip flop flip flop ) adalah sebuah register yang berfungsi) adalah sebuah register yang berfungsi mengendalikan atau menyimpan data masukan. Antara masukan J dan K mengendalikan atau menyimpan data masukan. Antara masukan J dan K terhubung gergang NOT, sehingga rangkaian ini hanya memiliki sebuah terhubung gergang NOT, sehingga rangkaian ini hanya memiliki sebuah
Gambar 3.49
Gambar 3.49 D-flip-flop D-flip-flop
Dar
Dari gai ga mbar mbar 3.49 3.49 tertersebut di sebut di atas makatas maka bisa da bisa d ituliskan tituliskan tabel kebeabel kebennaarraan Dn D flip-flop seperti di tabel bawah.
flip-flop seperti di tabel bawah.
Tabel 3.39 Tabel kebenaran D
Tabel 3.39 Tabel kebenaran D flip flop flip flop
Persamaan D
Persamaan D flip flop flip flop : X(t+1) = D(: X(t+1) = D(tt))
8.7
8.7 Toggle Flip-Flop Toggle Flip-Flop Toggle flip flop
Toggle flip flop dipersiapkan untuk mendisain sebuahdipersiapkan untuk mendisain sebuah counter counter (pencacah).(pencacah). Masukan J dan K dihubungkan menjadi satu sebagai masukan T. sebuah Masukan J dan K dihubungkan menjadi satu sebagai masukan T. sebuah kendali
kendali clock clock C dan keluaran keluaran X danC dan keluaran keluaran X dan XX ..
Gambar 3.50 T
Tabel 3.40 Tabel Kebenaran T
Tabel 3.40 Tabel Kebenaran T flip-flop flip-flop
Dari Tabel 3.40 Tabel Kebenaran bisa dituliskan persamaan T
Dari Tabel 3.40 Tabel Kebenaran bisa dituliskan persamaan T flip-flop flip-flop seperti pe
seperti perrsasammaan di aan di bawah.bawah. X
X((tt++11))==TT XX
8.8 Penghi
8.8 Penghittung Naik Asinkronung Naik Asinkron (Asynchron (Asynchron Up Up Counter) Counter)
Penghitung naik yang terdiri dari empat bit keluaran Q1, Q2, Q3, Q4. Penghitung naik yang terdiri dari empat bit keluaran Q1, Q2, Q3, Q4. Clock
Clock diberi masukan dari keluaran rangkaian sebelumnya (tidakdiberi masukan dari keluaran rangkaian sebelumnya (tidak serempak). Ran
serempak). Rangkaiagkaian inn ini akai akan menghitunn menghitung “0000g “0000” sampai d” sampai denengan “1111”gan “1111”
Gam
Gambar bar 3.51a Rangkaian pe3.51a Rangkaian pennghitung naik asighitung naik asi nnkronkron
Gam
Keluaran rangkaian akan berubah kondisinya hanya bila pulsa pada Keluaran rangkaian akan berubah kondisinya hanya bila pulsa pada masukan
masukan clock clock CC bergerak daribergerak dari highhigh (“1”) ke(“1”) ke low low (“0”), pada kondisi lain(“0”), pada kondisi lain mak
maka kela kel uuaarraan akan tetap din akan tetap dipertpertaahhaannkan.kan.
8.9 Penghitung Turun Asinkro
8.9 Penghitung Turun Asinkro (Asynchrony Down Counter) (Asynchrony Down Counter)
Penghitung turun asinkron yang terdiri dari empat bit keluaran Q1, Q2, Penghitung turun asinkron yang terdiri dari empat bit keluaran Q1, Q2, Q3, Q4. Ran
Q3, Q4. Rangkaigkaian inan ini akai akan menghitunn menghitung “g “1111” sampai d1111” sampai denengan “0000”gan “0000”
Gam
Gambabar 3.52r 3.52a Ra Ranangkaiagkaian Penn Pengghhiituntung g turun turun asiasinkronnkron
Gam
Gambabar 3.52a Bentuk pr 3.52a Bentuk puulsa penghitung lsa penghitung turun turun asiasinnkronkron
Keluaran rangkaian akan berubah kondisinya hanya bila pulsa pada Keluaran rangkaian akan berubah kondisinya hanya bila pulsa pada masukan
masukan clock clock CC bergerak daribergerak dari highhigh (“1”) ke(“1”) ke low low (“0”), pada kondisi lain(“0”), pada kondisi lain maka keluaran akan tetap dipertahankan namun komposisi keluaran maka keluaran akan tetap dipertahankan namun komposisi keluaran e
emmpat bpat b uuah JKah JK flip-flop flip-flop akan bergerak daakan bergerak da rri ”1111” i ”1111” menumenuju ”0000”.ju ”0000”.
8.10 Pengh
8.10 Penghiitung Natung Naiik Sk Sununkronkron (Synchrony Up Counter) (Synchrony Up Counter) Penghitun
Penghitung g nnaik siaik si nkron yannkron yang g terterdidi rri di d arari ei e mpat bit kelumpat bit keluaaran Q ran Q 11, Q , Q 22, Q , Q 33, , Q Q 44.. Clock
Clock didiberberi i mmasukan secaasukan seca rra sea serreemmpak (terpasapak (terpasa nng pag parralel) dalel) d an diberan diberii masukan
masukan clock clock secara bersamaan dari sumbersecara bersamaan dari sumber clock clock . Rangkaian ini akan. Rangkaian ini akan menghitung “0000” sampai dengan “1111”. Sama dengan penghitung menghitung “0000” sampai dengan “1111”. Sama dengan penghitung
sebelumnya bawa kondisi keluaran akan berubah kondisinya hanya bila sebelumnya bawa kondisi keluaran akan berubah kondisinya hanya bila ad
ada sinyaa sinyal ml masukan padasukan pad aa clock clock C yang bergerak daC yang bergerak da rrii highhigh keke low low ..
Gam
Gambabar 3.53a Rangkaian per 3.53a Rangkaian penngghhitung naik siitung naik si nnkronkron
Gam
Gambabar 3.53b Ber 3.53b Bentntukenghitunukenghitung g nnaik siaik si nnkronkron
8.11 Penghitung Turun Sinkron
8.11 Penghitung Turun Sinkron (Synchrony Down Cou(Synchrony Down Countenter) r)
Kebalikan dari penghitung naik sinkron, penghitung turun sinkron yang Kebalikan dari penghitung naik sinkron, penghitung turun sinkron yang terdiri dari empat bit keluaran Q
terdiri dari empat bit keluaran Q 11, , Q Q 22, , Q Q 33, , Q Q 44. Rangkaian ini akan. Rangkaian ini akan mengh
menghitung “1111” sampai ditung “1111” sampai d enengan “0000”. gan “0000”. MasMasukanukan clock clock diberi masukandiberi masukan secara serempak.
secara serempak.
Gam
Gam
Gambabar 3.54r 3.54b Beb Be ntntuk pulsa penghitung turun sinkronuk pulsa penghitung turun sinkron
Penghitun
Penghitung baik sig baik si nnkrokron maupun asinkrn maupun asinkroon bisa din bisa didisain sebagai pengitundisain sebagai pengitungg d
darari 1 sai 1 sampai dengan 15 (contoh penghitung sampai dengan 15 (contoh penghitung sammpai dpai dengengaan 1n 10,80,8, , 6 d6 d sb.sb.)) dengan cara memasang gerbang-gerbang dasar tertentu yang inputnya dengan cara memasang gerbang-gerbang dasar tertentu yang inputnya dipasang pada keluaran beberapa
dipasang pada keluaran beberapa flip-flop sedngkan flip-flop sedngkan keluarannyakeluarannya diumpankan ke
Le
Lemmbar evbar evalualuasiasi 1.
1. SimuSimulasikalasikan dengn dengan san sooftware simuftware simulasi (lasi (EWEWB/livewirB/livewire) e) rraanngkaiagkaiann2 di2 di bawah ini
bawah ini a.
a. Present State Next State (PSNS)Present State Next State (PSNS) b.
b. S-R flip-flop (bistabel flip-flop)S-R flip-flop (bistabel flip-flop) c.
c. Clocked S-R FLIP-FLOPClocked S-R FLIP-FLOP d.
d. RS FlRS Flip Flop dengaip Flop dengan NORn NOR e.
e. JK Flip-Flop JK Flip-Flop f.
f. D Flip-FlopD Flip-Flop g.
g. TToggle Floggle Flip-Flopip-Flop h.
h. PenghitunPenghitung Ng N aik Asinkraik Asinkroon (Asynchron Un (Asynchron Up Coup Countnter)er) i.
i. PenghitunPenghitung g Turun Asinkro (AsyTurun Asinkro (Asynnchrony Dowchrony Down Countern Counter)) j.
j. PenghitunPenghitung Ng N aik Saik Suunkron (Synchrony Unkron (Synchrony U p Countp Counter)er) k.
