DEMODULATOR QPSK (QUADRATURE PHASE SHIFT KEYING) TUGAS AKHIR - Demodulator QPSK (Quadrature Phase Shift Keying) - USD Repository

TUGAS AKHIR

Diajukan Untuk Memenuhi Salah Satu Syarat

Memperoleh Gelar Sarjana Teknik pada

Program Studi Teknik Elektro

Fakultas Sains dan Teknologi

Disusun Oleh:

Yohana Febrianti Sumardi NIM : 035114017

PROGRAM STUDI TEKNIK ELEKTRO

JURUSAN TEKNIK ELEKTRO

FAKULTAS SAINS DAN TEKNOLOGI

UNIVERSITAS SANATA DHARMA

YOGYAKARTA

2008

FINAL PROJECT

Presented as Partial Fulfillment of the Requirements To Obtain the Sarjana Teknik Degree

In Electrical Engineering Study Program

By:

Yohana Febrianti Sumardi Student Number : 035114017

ELECTRICAL ENGINEERING STUDY PROGRAM

SCIENCE AND TECHNOLOGY FACULTY

SANATA DHARMA UNIVERSITY

YOGYAKARTA

2008

(QUADRATURE PHASED SHIFT KEYING)

Disusun Oleh :

YOHANA FEBRIANTI SUMARDI

NIM : 035114017

Telah dipertahankan di depan Panitia Penguji

Pada tanggal : 8 Maret 2008

dan dinyatakan memenuhi syarat

Susunan Panitia Penguji

Nama Lengkap Tanda Tangan

Ketua : Martanto, S.T., M.T. ...

Sekretaris : Damar Widjaja, S.T., M.T. ...

Anggota : A. Bayu Primawan, S.T., M.Eng. ...

Anggota : Pius Yozy Merucahyo, S.T., M.T. ...

Yogyakarta, ...

Fakultas Sains dan Teknologi

Universitas Sanata Dharma

Dekan

Ir. Greg. Heliarko, S.J., S.S.,B.S.T., M.A., M. Sc.

Saya menyatakan dengan sesungguhnya bahwa yang saya tulis ini tidak memuat

karya atau bagian karya orang lain, kecuali yang telah disebutkan dalam kutipan

dan daftar pustaka, sebagaimana layaknya karya ilmiah.

Yogyakarta, 22 Februari 2008

Penulis

Yohana Febrianti Sumardi

Orang yang tidak mau mendengarkan kritik

Tidak akan pernah belajar darinya

Ketika seorang sahabat melukai kita,

kita harus menulisnya di atas pasir agar angin maaf datang

dan menghapus tulisan itu.

Dan bila sesuatu yang luar biasa baik terjadi, kita harus

memahatnya di atas batu hati kita, agar takkan pernah

bisa hilang tertiup angin.

Tugas akhir ini kupersembahkan untuk:

Tuhan Yesus atas kasih-Nya

Kedua orang tuaku tercinta (Bpk.Sumardi

& Ibu Ninik Sri Lestari)

Kakaku tersayang (Danang Indra Sumardi)

yang selalu memberikan cinta, doa,

dorongan dan nasehat.

INTISARI

QPSK merupakan salah satu teknik modulasi yang dapat digunakan untuk

IDR dan VSAT pada komunikasi satelit, modem ISDN, serta telepon seluler.

Demodulasi QPSK merupakan proses mengkodekan kembali sinyal analog yang memiliki empat keadaan fasa yang berbeda menjadi dua bit data digital pada

masing-masing keadaannya. Keunggulan QPSK adalah efisiensi bandwidth dan

lebih tahan terhadap interferensi yang disebabkan oleh perubahan amplitudo. Dengan banyaknya manfaat QPSK, maka perlu dibuat suatu modul sebagai alat bantu belajar.

Demodulator QPSK ini terdiri dari BPF untuk menyaring frekuensi

tertentu yang berasal dari modulator QPSK, Carrier Recovery untuk

menghasilkan sinyal pembawa, Product Detector untuk mengalikan sinyal

termodulasi dan sinyal pembawa, LPF, Komparator, Bit-timing recovery untuk

mengasilkan clock, dan register PISO untuk mengubah data paralel menjadi data

serial.

Demodulator QPSK yang dibuat dapat mengkodekan kembali sinyal informasi dari modulator QPSK jika mengunakan sinyal pembawa dari modulator. Tetapi tidak demikian jika digunakan sinyal pembawa dari Carrier Recovery.

Kata kunci : demodulator QPSK, modulasi fasa.

QPSK is one of the modulation technique that is used for IDR and VSAT in satellite communication, ISDN modem, and cell phone. QPSK demodulation is an encoding process of analog signal that have four different phase resulting two bit digital data on each phase. The benefit of QPSK is bandwidth efficiency and

more robust from interference signal that is caused by amplitude changing. With

the benefit of the QPSK modulation, so a practicum module is important to be made.

QPSK demodulator that has been made consist of BPF to filter a certain frequency from QPSK modulator, Carrier Recovery to produce carrier signal, Product Detector to multiply between modulated signal and carrier signal, LPF, Comparator, Bit-timing recovery to produce clock signal for PISO register, and PISO register to change parallel data to serial data.

QPSK demodulator that has been made can encode the information signal from QPSK modulator if use carrier signal from modulator. But if use carrier signal from Carrier Recovery, demodulator QPSK cannot encode the information signal.

Key word: QPSK demodulator, phase modulation.

menyelesaikan Tugas Akhir yang berjudul. “Demodulatror QPSK ”. Tugas Akhir ini disusun sebagai salah satu syarat untuk memperoleh gelar Sarjana

Teknik. Dalam penyusunannya, banyak pihak yang telah membantu memberikan

dukungan dan dorongan pada penulis, oleh karena itu, penulis ingin mengucapkan

terima kasih kepada :

1. Bapak Damar Widjaja, ST., MT., yang telah bersedia meluangkan

waktu untuk membimbing penulis.

2. Bapak Martanto, ST.,MT., yang telah bersedia meluangkan waktu dan

kesabaran dalam membimbing. Terima kasih pula untuk seluruh

dosen-dosenku di Fakultas Teknik atas segala ilmu yang berguna

3. Papa, Mama, Yang Ti, Mbah putri di Kartasura, serta kakakku

Danang. Terima kasih atas segalanya. Thanx for you’re love…

4. Untuk Tante Yekti, Om Budi, Titin, terima kasih atas tumpangan

hidupnya selama di Yogya.

5. Untuk Ntong, terima kasih atas kebersamaan kita, susah ,senang, dan

belajar untuk hidup sabar.

6. Sahabat-sahabatku Inggit Suminggit, Amoh alias Gigih , Cik Mer,

Kiwil alias Suryo menggolo, Kokop alias Jakop, Gendut alias Alex,

Angga, Jeffry, Win, Cecep, Adit, terima kasih atas segala kebersamaan

kita yang selalu penuh dengan canda tawa.

7. Teman-teman di Purwokerto Mekar, Pitha, Ethink, Vevi, Veni, Novi,

dan Yaya, terima kasih support-nya I love you all.

bersama.

10.Teman-teman di PMK Apostolos, mari kita bertumbuh bersama.

Penulis menyadari bahwa laporan Tugas Akhir ini masih jauh dari sempurna,

oleh karena itu penulis sangat mengharapkan saran dan kritik yang membangun

dari Pembaca agar dalam proses penulisan di kemudian hari dapat semakin

baik. Semoga Tugas Akhir ini dapat bermanfaat secara luas, baik bagi penulis

maupun bagi semua pihak yang membacanya.

Yogyakarta, Februari 2008

Penulis

Halaman Judul...

Lembar Pengesahan Pembimbing ...

Lembar Pengesahan Tugas Akhir...

Lembar Pernyataan keaslian karya...

Motto...

Halaman Persembahan...

Intisari...

Abstract...

Kata Pengantar...

Daftar Isi ...

Daftar Gambar ...

Daftar Tabel ...

Daftar Lampiran ...

BAB I. Pendahuluan ...

1.1. Latar Belakang ...

1.2. Batasan Masalah ...

1.3. Tujuan Penelitian ...

1.4. Manfaat Penelitian ...

1.5. Metoda Penelitian ...

1.6. Sistematika Penulisan ...

i

iii

iv

v

vi

vii

viii

ix

x

xii

xvi

xx

xxi

1

1

2

2

2

2

3

2.2.1. Amplitude Shift Keying (ASK) ...

2.2.2. Frequency Shift Keying (FSK) ...

2.2.3 Phase Shift Keying (PSK) ...

2.3. Phase Shift Keying (PSK) ...

2.4. Quadrature Phase Shift Keying (QPSK) ...

2.5. Demodulator QPSK ...

2.6. Komponen Pendukung ... ...

2.6.1 Band Pass Filter (BPF) ...

2.6.2 Carrier recovery ...

2.6.3 Penggeser Fasa ...

2.6.4 Product Detector ...

2.6.5 Low Pass Filter ...

2.6.6 Komparator (Pembanding) ...

2.6.7 Bit-Timing Recovery ...

2.6.7.1 Tunda waktu (delay) ...

2.6.7.2 Gerbang XOR ...

2.6.8 Masukan Paralel Keluaran Serial ...

BAB III. Perancangan ...

3.1.Cara kerja dan Blok Diagram Demodulator QPSK ... ...

3.2. Perancangan Perangkat Keras ... 5

6

6

7

8

11

13

13

17

21

24

25

26

27

28

30

31

35

35

36

3.2.4 Product Detector ...

3.2.5 Low Pass Filter ...

3.2.6 Komparator ...

3.2.7 Bit-Timing Recovery ...

3.2.7.1 Komparator ...

3.2.7.2 Tunda waktu (delay) ...

3.2.7.3 Gerbang XOR ...

3.2.7.4 PLL ...

3.2.8 Parallel In Serial Out ...

BAB IV Hasil dan Pembahasan ...

4.1 Perangkat Keras Hasil Perancangan ...

4.2 Analisis Demodulator QPSK secara keseluruhan ...

4.2.1 Menggunakan Sumber Sinyal Pembawa dari Moduator QPSK

4.2.2 Menggunakan Sumber Sinyal Pembawa dari Carrier

Recovery

4.3 Analisa pada tiap blok ...

4.3.1 Band Pass Filter ...

4.3.2 Carrier Recovery ...

4.3.3 Penggeser Fasa ...

4.3.4 Product Detector ...

43

45

47

48

48

49

50

51

52

55

55

56

57

66

73

73

76

80

81

4.3.8 PISO ...

BAB V Kesimpulan dan Saran ...

Daftar Pustaka ...

Lampiran ... 88

90

91

Gambar 2.1 Modulasi sinyal ASK ...

Gambar 2.2 Modulasi sinyal FSK...

Gambar 2.3 Modulasi sinyal PSK ...

Gambar 2.4 Sinyal dalam bentuk polar ...

Gambar 2.5 Diagaram fasor QPSK ...

Gambar 2.6 Empat keadaan fasa QPSK ...

Gambar 2.7 Sinyal termodulasi QPSK ...

Gambar 2.8 Diagram Blok Demoulator QPSK ...

Gambar 2.9 Karakteritik BPF ...

Gambar 2.10 Rangkaian multiple-feedback BPF ...

Gambar 2.11 Diagram Blok PLL ...

Gambar 2.12 Blok diagram LM 565 …………...

Gambar 2.13 IC PLL LM 565 ...

Gambar 2.14 Rangkaian Integrator dasar ...

Gambar 2.15 Rangkaian Integrator AC ...

Gambar 2.16 IC MC 1496...

Gambar 2.17 Karakteristik ideal LPF...

Gambar 2.18 Rangkaian LPF aktif dengan 2 pole...

Gambar 2.19 Rangkaian Komparator...

Gambar 2.20 Rangkaian Bit-timing recovery...

5

6

7

9

9

10

10

11

14

15

18

20

21

22

23

24

25

26

27

27

Gambar 2.24 IC 74LS86...

Gambar 2.25 Register geser PISO dengan D flip-flop ...

Gambar 2.26 Diagram blok flip-flop JK ...

Gambar 2.27 IC 74LS76...

Gambar 2.28 Diagram blok flip-flop D...

Gambar 2.29 IC 74LS74...

Gambar 3.1 Rangkaian tapis BPF aktual BPF...

Gambar 3.2 Tanggapan frekuensi BPF...

Gambar 3.3 Rangkaian PLL...

Gambar 3.4 Rangkaian integrator ...

Gambar 3.5 Gelombang keluaran integrator...

Gambar 3.6 Rangkaian Product detector menggunakan MC 1496 ...

Gambar 3.7 LPF dua kutub...

Gambar 3.8 Tanggapan frekuensi LPF ...

Gambar 3.9 Komprator ...

Gambar 3.10 Rangkaian tunda (delay) ...

Gambar 3.11 Simulasi tunda waktu ...

Gambar 3.12 Rangkaian PLL ...

Gambar 3.13 PISO menggunakan D flip-flop...

Gambar 3.14 Bentuk gelombang rangkaian PISO ... 31

31

32

33

33

34

37

39

41

42

43

44

45

47

48

49

50

52

52

53

Gambar 4.4 Sinyal SSB [CH1]dan keluaran PD kanal I [CH2]...

Gambar 4.5 Sinyal keluaran PD [CH1]dan komparator kanal I [CH2]...

Gambar 4.6 Perbandingan sinyal informasi Modulator Demodulator kanal I...

Gambar 4.7 Sinyal termodulasi [CH1] dan keluaran PD kanal Q [CH2]...

Gambar 4.8 Komparator kanal Q dan PD kanal Q...

Gambar 4.9 Perbandingan sinyal informasi Modulator Demodulator kanal Q.

Gambar 4.10 Keluaran sistem PISO...

Gambar 4.11 Perbandingan data serial Modulator Demodulator QPSK...

Gambar 4.12 Sinyal termudolasi dan sinyal keluaran PISO...

Gambar 4.13 Pengujian dengan sinyal pembawa dari carrier recovery………

Gambar 4.14 Sinyal keluaran carrier recovery pengambilan ke-1……….

Gambar 4.15 Sinyal keluaran carrier recovery pengambilan ke-2…………....

Gambar 4.16 Perbandingan sinyal SSB dengan sinyal carrier recovery...

Gambar 4.17 Sinyal SSB dan keluaran PD I...

Gambar 4.18 Sinyal keluaran PD kanal I dan sinyal keluaran komparator

kanal I...

Gambar 4.19 Sinyal SSB dan keluaran PD Q...

Gambar 4.20 Sinyal keluaran PD kanal Q dan sinyal keluaran komparator

kanal Q...

Gambar 4.21 Keluaran PISO... 58

59

60

61

62

63

64

64

65

66

67

67

68

69

69

70

71

73

Gambar 4.25 Keluaran PLL pada kondisi free running...

Gambar 4.26 Keluaran PLL pada kondisi capture ...

Gambar 4.27 Sinyal keluaran pengeser fasa 2...

Gambar 4.28 Sinyal keluaran BM dan keluaran PD kanal I...

Gambar 4.29 Sinyal keluaran BM dan keluaran PD kanal Q...

Gambar 4.30 PD dan komparator...

Gambar 4.31 Grafik LPF kanal I...

Gambar 4.32 Grafik LPF kanal Q...

Gambar 4.33 PD dengan Vref...

Gambar 4.34 Keluaran komparator...

Gambar 4.35 Sinyal tunda...

Gambar 4.36 Sinyal picu...

Gambar 4.37 Data D0 dan D1...

Gambar 4.38 Clock sistem PISO...

Gambar 4.39 Keluaran PISO... 78

79

80

81

82

83

84

85

86

86

87

88

88

89

89

Tabel 2.2.Tegangan keluaran yang mewakili bit keluaran demodulator ...

Tabel 2.3 Tabel kebenaran gerbang XOR...

Tabel 2.4 Tabel kebenaran flip-flop JK ...

Tabel 2.5 Tabel kebenaran flip-flop D...

Tabel 4.1 Perhitungan kanal I dan Q...

Tabel 4.2 Data Pengukuran BPF...

Tabel 4.3 Pengukuran PLL...

Tabel 4.4 Data Pengukuran LPF kanal I...

Tabel 4.5 Data Pengukuran LPF kanal Q... 13

30

32

34

72

74

78

84

85

Lampiran 2. Tunda Modulator Demodulator QPSK

Lampiran 3. Tunda tiap sistem Modulator Demodulator QPSK

Lampiran 4. Rangkaian Product Detector

Lampiran 5. Datasheet

1.1 Latar Belakang

Beberapa perangkat digital membutuhkan pengubahan data digital menjadi

sinyal analog agar dapat ditransmisikan kedalam media transmisi analog. Teknik

modulasi untuk mentransformasikan data digital menjadi sinyal-sinyal analog

antara lain Amplitude Shift Keying (ASK), Frequency Shift Keying (FSK), Phase

Shift Keying (PSK) [1].

QPSK merupakan salah satu teknik modulasi pengembangan dari PSK

yang dapat digunakan untuk IDR (Intermedite Data Rate) dan VSAT pada

komunikasi satelit, modem ISDN, telepon seluler [2][3]. Sebuah sinyal PSK dapat

dibangkitkan dengan menggunakan data digital untuk mengubah fasa yang

mempunyai frekuensi dan amplitudo tetap. Demodulasi QPSK merupakan proses

mengkodekan kembali sinyal analog menjadi sinyal digital berdasarkan perubahan

fasa dari sinyal termodulasi. Keunggulan QPSK adalah efisiensi bandwidth dan

lebih tahan terhadap interferensi yang disebabkan oleh perubahan amplitudo [1].

Karena fungsi dan keunggulan dari QPSK maka perlu dibuat suatu modul

QPSK dalam bentuk hardware. Sehingga nantinya dapat digunakan sebagai alat

1.2 Batasan Masalah

Batasan masalah pada penelitian ini adalah:

1. Demodulator QPSK memiliki empat perubahan fasa

4 7 , 4 5 , 4 3 , 4

π π π π

untuk

data digital 01,00,10 dan 11.

2. Frekuensi sinyal pembawa 100 kHz dengan kecepatan data 20kbps.

1.3 Tujuan Penelitian

Tujuan dari penelitian ini adalah untuk membuat suatu perangkat

demodulator QPSK.

1.4 Manfaat Penelitian

Manfaat yang diharapkan dari penelitian ini yaitu menjadi acuan dan

bahan pertimbangan untuk pengembangan teknik modulasi digital.

1.5 Metoda Penelitian

Metode penelitian yang digunakan dalam tugas akhir ini adalah

sebagai berikut:

1. Studi pustaka menggunakan buku-buku dan jurnal-jurnal.

2. Perancangan dalam membuat perangkat demodulator QPSK.

3. Membuat perangkat keras demodulator QPSK.

4. Menguji perangkat demodulator QPSK.

5. Mengambil data dan melakukan analisa terhadap perangkat

demodulator QPSK.

1.6 Sistematika Penulisan

1. BAB I PENDAHULUAN

Pendahuluan berisi latar belakang masalah, batasan masalah, tujuan penelitian,

manfaat penelitian, metode penelitian dan sistematika penulisan.

2. BAB II DASAR TEORI

Bab ini berisi penjelasan tentang QPSK sebagai salah satu jenis teknik modulasi

digital, pemahaman demodulator QPSK dam perangkat-perangkat yang

digunakan untuk menunjang penelitian ini.

3. BAB III RANCANGAN PENELITIAN

Bab ini berisi penjelasan alur perhitungan, persamaan-persamaan matematis, serta

parameter-parameter dalam membuat perangkat demodulator QPSK.

4. BAB IV HASIL IMPLEMENTASI DEMODULATOR QPSK DAN

PEMBAHASAN

Bab ini berisi hasil pengamatan demodulator QPSK dan menganalisa data yang

diperoleh.

5. BAB V KESIMPULAN DAN SARAN

Bab ini berisi ringkasan hasil penelitian yang telah dilakukan, spesifikasi peralatan

yang dibuat dan usulan berupa ide-ide untuk perbaikan atau pengembangan

terhadap penelitian yang telah dilakukan.

BAB II

DASAR TEORI

2.1 Modulasi

Modulasi adalah pengaturan parameter sinyal pembawa (carrier) yang

berfrekuensi tinggi oleh sinyal informasi (pemodulasi) yang berfrekuensi lebih

rendah, sehingga informasi dapat tersampaikan. Tujuan dari modulasi yaitu untuk

memperkecil interferensi sinyal pada pengiriman informasi yang menggunakan

frekuensi sama atau berdekatan dan untuk mempermudah mewujudkan dimensi

antena. Sinyal temodulasi dapat ditransmisikan melalui sebuah saluran transmisi

menggunakan metode multiplexing [4].

Berdasarkan sumbernya, modulasi dapat dibagi menjadi dua, yaitu

modulasi analog dan modulasi digital. Jika sumbernya analog, maka teknik

modulasi yang digunakan adalah modulasi analog. Jika sumbernya digital, maka

menggunakan modulasi digital. Modulasi digital didapatkan dengan mengubah

parameter sinyal pembawa (amplitudo, frekuensi, fasa), berdasarkan aliran data

digital dari sumber informasi [1].

Teknik umum yang dipakai dalam modulasi analog adalah modulasi fasa

(Phase Modulation - PM), modulasi frekuensi (Frequency Modulation - FM), dan

modulasi amplitudo (Amplitude Modulation – AM). Teknik yang umum dipakai

dalam modulasi digital adalah Phase Shift Keying (PSK), Frekeunsi Shift Keying

2.2 Modulasi digital

Modulasi dipengaruhi oleh satu atau lebih dari tiga karakteristik sinyal

pembawa yaitu amplitudo, frekuensi, dan fasa. Sehingga terdapat tiga dasar teknik

modulasi untuk mentransformasikan data digital menjadi sinyal-sinyal analog.

2.2.1 Amplitude-shift keying (ASK)

Pada ASK, dua nilai biner diwakili oleh dua amplitudo yang berbeda dari

sinyal pembawa. Hal tersebut dapat dilihat seperti pada Gambar 2.1. Umumnya

salah satu dari amplitudo adalah nol. Digit satu ditunjukkan dengan adanya sinyal

pada amplitudo yang konstan dari suatu sinyal pembawa, sedangkan untuk digit

nol ditunjukkan dengan ketidakadaan sinyal pembawa [1].

Gambar 2.1 Modulasi sinyal ASK [1]

Sinyal yang dihasilkan adalah [1]

A cos(2πfct) biner 1 (2.1)

=

) (t

s

dengan fc adalah frekuensi sinyal pembawa dan A adalah amplitudo sinyal

pembawa.

2.2.2 Frequency-shift keying (FSK)

Pada FSK, dua nilai biner diwakili oleh dua frekuensi yang berbeda di

dekat frekuensi sinyal pembawa seperti terlihat pada Gambar 2.2. Sinyal yang

dihasilkan adalah [1]

Acos(2πf₁t) biner 1 (2.3)

s(t) =

Acos(2πf₀t) biner 0 (2.4)

dengan f1adalah frekuensi tinggi dan f0 adalah frekuensi rendah di dekat frekuensi

sinyal pembawa.

Data

masukan

Modulasi sinyal FSK

Gambar 2.2 Modulasi sinyal FSK [1]

2.2.3 Phase-shift keying (PSK)

Pada PSK, fasa sinyal pembawa diubah untuk menampilkan data seperti

Acos(2πfct+θ)=s₁ biner 1 (2.5)

s(t) =

Acos(2πfct)=so biner 0 (2.6)

dengan θ adalah sudut fasa sinyal, θ = π rad.

Gambar 2.3 Modulasi sinyal PSK [1]

2.3 PSK (Phase Shift Keying)

PSK (Phase Shift Keying) merupakan proses modulasi fasa gelombang

pembawa. Keadaan fasa yang digunakan pada PSK yaitu . Untuk n=1

memberikan dua keadaan fasa yang berbeda yang disebut Binary Phase Shift

Keying (BPSK). Untuk n=2 memberikan empat keadaan fasa yang berbeda yang

disebut Quadrature Phase Shift Keying (QPSK). Sedangkan untuk n=3

memberikan delapan keadaan fasa yang berbeda dan seterusnya yang disebut

M-ary PSK [5], [6].

n

2

Pada proses modulasi BPSK, perubahan sinyal informasi yang berupa data

digital 0 dan 1 akan merubah keadaan fasa sinyal pembawa, sehingga ada dua

modulasi QPSK, perubahan sinyal informasi yang merupakan data digital 2 bit

(00,10,11,01) akan merubah keadaan fasa sinyal pembawa, sehingga ada empat

keadaan fasa sinyal termodulasi yaitu 135°, -135°, -45°, 45° [4], [6].

2.4 QPSK (Quadrature Phase Shift Keying)

QPSK (Quadrature Phase Shift Keying) adalah salah satu teknik modulasi

digital yang menghasilkan sinyal dengan empat kondisi data yang berbeda pada

masukannya, sehingga akan menghasilkan empat fasa keluaran yang berbeda.

Masing-masing fasa mewakili dua bit data [1], [6]. Kombinasi tiap bit dan

keluaran fasa QPSK ditunjukkan dalam Tabel 2.1.

Tabel 2.1 Tabel kebenaran [6]

Masukan bit

I Q

Keluaran fasa QPSK

0 1 45°

0 0 135°

1 0 -135°

1 1 -45°

Dari tabel dapat dilihat bahwa untuk bit 01 disandikan dengan fasa 45°, bit

00 disandikan dengan fasa 135°, bit 10 disandikan dengan fasa -135°, dan bit 11

disandikan dengan fasa -45°. Bit data masukan terdiri dari dua jenis yaitu I

(inphase) dan Q (quadrature).

Sebuah sinyal dapat digambarkan dalam bentuk polar dengan magnitude

dilihat pada Gambar 2.4. Koefisien menggambarkan amplitudo dari sinyal I (in

phase) dan koefisien menggambarkan amplitudo dari sinyal Q (quadrature) [7].

11

s

21

s

Magnitudo sinyal 2 2

Q I

S = + (2.7)

Fasa sinyal = arc tan I/Q (2.8)

) ( 1t φ

) ( 2t φ

21 11,s

s

° θ

11

s

21

s

Gambar 2.4 Sinyal dalam bentuk polar [6]

Sinyal QPSK dalam bentuk fasor dapat dilihat pada Gambar 2.5. Terlihat

bahwa jarak anguler antara kedua fasor yang berdekatan pada QPSK yaitu sebesar

90°. Karena itu suatu sinyal QPSK dapat mengalami pergeseran fasa +45° atau

-45° selama tranmisi. Keempat output QPSK mempunyai amplitudo dan frekuensi

yang sama [6].

Dalam QPSK terdapat dua proses penyandian sinyal yaitu modulasi QPSK

dan demodulasi QPSK. Modulasi QPSK merupakan suatu proses mengubah sinyal

informasi yang berupa data biner menjadi sinyal termodulasi berupa sinyal analog.

Referensi untuk perubahan fasa sinyal termodulasi QPSK dapat ditunjukkan pada

Gambar 2.6. Untuk data I bernilai 0 dan Q bernilai 1 diwakili fasa 45°. Untuk data

I bernilai 0 dan Q bernilai 0 diwakili fasa 135°. Untuk data I benilai 1 dan Q

bernilai 0 diwakili fasa -135°. Sedangkan untuk data I bernilai 1 dan Q bernilai 1

diwakili fasa -45°.

Gambar 2.6 Empat keadaan fasa QPSK [6]

Gambar 2.7 memperlihatkan sinyal QPSK yang termodulasi. Demodulasi QPSK

merupakan proses menyandikan kembali sinyal termodulasi yang berupa sinyal

analog menjadi sinyal informasi yang berupa data digital (2bit).

2.5Demodulator QPSK

Demodulator QPSK merupakan suatu perangkat yang berfungsi untuk

menyandikan kembali sinyal termodulasi yang berupa sinyal analog menjadi

sinyal informasi (data digital 2 bit) yang berasal dari modulator QPSK. Sebuah

demodulator QPSK tersusun atas beberapa perangkat yaitu Band Pass Filter

(BPF), Carrier recovery, penggeser fasa, Product Detector, Low Pass Filter

(LPF), komparator, Bit-timming recovery, dan Parallel In Serial Out (PISO)

[6],[8]. Gambar 2.8 memperlihatkan diagram blok demodulator QPSK.

Gambar 2.8 Diagram blok demodulator QPSK [6],[8]

Sinyal yang diterima demodulator QPSK setelah di-filter oleh BPF adalah

)

cos(ω_ct+θ_d . Kemudian sinyal tersebut langsung dipisah menuju ke bagian

product detector kanal I (inphase) dan Q (quadrature), serta ke rangkaian carrier

harus mempunyai frekuensi dan fasa yang konsisten dengan sinyal pembawa

referensi yang dikirimkan [8].

Masukan dari product detector (PD)berasal dari sinyal keluaran BPF yaitu

sinyal yang termodulasi dan sinyal keluaran dari carrier recovery. Apabila

masukan dari PD I adalah )cos(ω_ct+θ_d yang berasal dari sinyal termodulasi dan

yang berasal dari carrier recovery, maka keluaran dari PD I adalah

) 90 cos(ω_ct− o

) 90 cos(

)

cos(ωct+θd × ωct− °

)] 90 ( ) cos[( 2 1 )] 90 ( ) cos[( 2

1 _{+ + −} o _{+ + − −} o

= ω_ct θ_d ω_ct ω_ct θ_d ω_ct

) 90 cos( 2 1 ) 90 2 cos( 2

1 _{+ −} o _{+ +} o

= ωct θd θd

(2.9)

Keluaran dari product detector lalu diumpankan ke dalam Low Pass Filter (LPF)

sehingga [8]

) 90 cos(

2

1 ₊ o

= _d

oI

V θ

(2.10)

dengan V_oI adalah tegangan keluaran pada I dan θ_d adalah fasa sinyal

termodulasi.

Apabila masukan dari PD Q adalah )cos(ω_ct+θ_d yang berasal dari sinyal

termodulasi dan cosω_ct yang berasal dari carrier recovery maka keluaran dari

PD Q adalah

] ) cos[( 2 1 ] ) cos[( 2 1 cos )

cos(ωct+θd × ωct = ωct+θd +ωct + ωct+θd −ωct

d d

ct θ θ

ω cos 2 1 ) 2 cos( 2

1 _{+ +}

= (2.11)

Keluaran dari product detector lalu diumpankan ke dalam Low Pass Filter (LPF)

d oQ

V cosθ

2 1 =

(2.12)

dengan V_oQ adalah tegangan keluaran pada Q dan θ_d adalah fasa sinyal

termodulasi.

Keluaran dari dan dapat dilihat pada Tabel 2.2 dengan

memasukkan fasa-fasa pada sinyal termodulasi yaitu 45°, 135°, 225°, 315°.

Tegangan positif (V) mewakili bit 1 dan tegangan negatif (-V) mewakili bit 0. I

Vo VoQ

Tabel 2.2 Tegangan keluaran yang mewakili bit keluaran demodulator.

I

V_o VoQ

Fasa Bit

keluaran

d oQ

V = 1₂cos θ )

90 cos( 2

1 ₊ o

= d

oI

V θ

I Q

-0,35 0,35 01

45°

-0,35 -0,35 00

135°

0,35 -0,35 10

225°

0,35 0,35 11

315°

2.6 Komponen Pendukung

Sebuah demodulator QPSK tersusun atas beberapa perangkat yaitu Band

Pass Filter(BPF), Carrier recovery, Integrator, Product Detector, Low Pass Filter

(LPF),komparator, Bit-timming recovery, Parallel In Serial Out (PISO).

2.6.1 Band Pass Filter (BPF)

Band Pass Filter merupakan rangkaian yang menghasilkan karakteristik

tanggapan frekuensi dengan tujuan melewatkan frekuensi dari rentang bawah

hingga atas yang telah ditentukan dan menolak frekuensi yang tidak terdapat pada

frekuensi bawah (lower frequency) sampai dengan fh yaitu frekuensi atas (upper

frequency) yang ditunjukkan pada Gambar 2.9 [9],[10].

Gambar 2.9 Karakteristik BPF [10]

Dari Gambar 2.9 terlihat bahwa passband (PB) merupkan semua frekuensi

yang letaknya berada diantara frekuensi bawah fl dan frekuensi atas fh. Semua

frekuensi tersebut berada di dalam suatu bidang pita frekuensi (bandwidth).

Sedangkan stopband adalah semua frekuensi yang nilainya lebih rendah dari fl

dan juga lebih tinggi dari fh.

Hal-hal yang perlu diperhatikan dalam BPF antara lain :

1. Center Frequency (fo) yaitu frekuensi pusat dari sebuah BPF

l h f

f

fo= (2.13)

dengan f_hadalah frekuensi atas dan f_l adalah frekuensi bawah.

2. Bandwidth (BW) pada BPF adalah selisih antara frekuensi atas

dan frekuensi bawah.

l h f

f

3. Faktor kualitas (Q) menggambarkan pita dari pass-band. Semakin

kecil Q maka bandwidth akan semakin lebar, sedangkan semakin

besar Q menyebabkan bandwidth semakin sempit [11].

BW f

Q= o

(2.15)

Filter dapat diklasifikasi menjadi filter pasif dan filter aktif. Filter pasif

merupakan filter yang terdiri dari kombinasi resistor (R), kapasitor (C), dan

induktor (L). Sedangkan filter aktif merupakan filter yang terdiri dari kombinasi

resistor (R) dan kapasitor (C) saja [12]. Pada perancangan yang digunakan adalah

filter aktif.

Perancangan akan menggunakan multiple-feedback (MFB) BPF.

Rangkaian ini paling sesuai digunakan untuk perancangan BPF dengan nilai Q

yang rendah (kurang dari 20). Rangkaian multiple-feedback BPF ternormalisasi

adalah seperti Gambar 2.10. Frekuensi pusat geometris ternormalisasi adalah

ω0=1rad/s. Nilai resistansi ternormalisasi adalah fungsi dari Q. Nilai Q yang

diinginkan sudah ditentukan secara langsung dalam rancangan ternormalisasi,

sehingga nilai Q tidak berubah selama proses penskalaan [12].

Untuk merancang BPF aktif digunakan penskalaan frekuensi dan

impedansi (Frequency and Impedance Scaling) dengan prosedur penskalaan

sebaga berikut:

Prosedur penskalaan BPF [12]:

1. Konstanta penskalaan frekuensi (Kf)

r r r

r f

f K

ω π ω

ω 2

= =

(2.16)

r

ω

dengan = frekuensi referensi pada rancangan ternormalisasi ( bisa fo untuk

BPF, biasanya bernilai 1 rad/s)

ωr= frekuensi referensi pada rancangan aktual

2. Konstanta penskalaan impedansi (Kr)

Kr = Level Impedansi pada Rangkaian Aktual (2.17)

Level Impedanse pada Rangkaian Ternormalisasi

Tahap-tahap pengubahan dari rancangan ternormalisasi ke rancangan realistis

• Lakukan penskalaan frekuensi dengan membagi semua C dengan Kf (bisa

juga dilakukan untuk R).

• Tentukan Kr, sehingga nilai elemen aktual mudah didapatkan di pasaran.

• Kalikan semua R dengan Kr dan bagi semua C dengan Kr.

• R untuk gain dan bias ditentukan terpisah.

Dari tahapan pengubahan di atas, nilai komponen dapat diperoleh sebagai berikut:

f ternor basic

K C

C = (2.18)

b. Menentukan K_r

sasi ternormali

aktual r

R R

K =

c. Menentukan Caktual

r basic aktual

K C

C = (2.19)

d. Menentukan R_aktual

r ternor aktual R K

R = × (2.20)

2.6.2 Carrier Recovery

Carrier recovery merupakan salah satu bagian penting dalam demodulator

QPSK. Rangkaian tersebut digunakan untuk menghasilkan sinyal pembawa yang

konsisten dengan sinyal pembawa modulator [6]. Carrier recovery dapat

dibangun dengan PLL (Phase Lock Loop) [8]. PLL adalah rangkaian umpan balik

kalang tertutup yang menghasilkan sinyal keluaran yang terkunci (lock) dengan

sinyal masukan [12].

Dua parameter penting dalam operasi PLL adalahcapture range dan lock

range. Capture Range (± fC ) adalah jangkauanfrekuensi di sekitar frekuensi pusat

saat PLL mulai terjadi sinkronisasi. Lock range (± fL ) adalah jangkauan frekuensi

di sekitar frekuensi pusat saat PLL dapat mempertahankan sinkronisasi dari sejak

dapat mempertahankan sinkronisasi pada jangkauan frekuensi yang lebih lebar

dari jangkauan saat terjadi sinkronisasi [12].

Bagian-bagian terpenting dari sebuah PLL antara lain phase comparator,

VCO (Voltage Control Oscilator), dan tapis (Filter) seperti ditunjukkan pada

Gambar 2.11.

Gambar 2.11 Diagram Blok PLL [13]

Jika tidak ada sinyal pemodulasi, maka fasa masukan φi (t) = 0. Jika frekuensi

radian sinyal keluaran VCO tanpa adanya sinyal masukan adalah ωc, maka sinyal

masukan dan keluaran VCO merupakan sinyal sinusoida dengan frekuensi radian

sebesar ωc tetapi berbeda fasa 90°. Sehingga keluaran dari pembanding fasa dan

keluaran dari tapis adalah v_e(t) = 0 dan v_o(t) = 0. Kalang (loop) menjadi terkunci

(lock) dalam keadaan yang setimbang.

Jika ada sinyal pemodulasi, maka fasa masukan φi (t) akan muncul pada

sinyal masukan. Kedua masukan pembanding fasa akan mempunyai beda

frekuensi dan beda fasa, dan tegangan koreksi ve(t) akan muncul. Tegangan

diumpankan pada masukan VCO. Sinyal ini menyebabkan frekuensi VCO

bergeser sehingga mempunyai frekuensi yang sama dengan sinyal masukan [12].

PLL yang digunakan pada perancangan ini adalah LM 565.

Diagram blok LM565 diperlihatkan pada Gambar 2.12. IC ini

mengandung detektor fasa, penguat, bagian dari tapis kalang (loop filter), dan

VCO. LM565 dapat digunakan pada jangkauan frekuensi dari 0,001 Hz sampai

500 kHz. Keluaran dari VCO mampu menghasilkan gelombang kotak yang cocok

untuk TTL. Bandwidth PLL dapat diatur dari ± 1% sampai lebih dari ± 60%

[12],[13].

Kebutuhan catu daya untuk LM565 adalah dari ±6 V sampai ±12 V dari

dua catu daya. Untuk beberapa penerapan, catu daya tunggal dapat dihubungkan

pada terminal V+ dan V- dengan tegangan dari 12 V sampai 24 V. Spesifikasi

tegangan maksimum untuk IC ini adalah 12 V [12],[13].

Sesuai Gambar 2.12, frekuensi pusat VCO (free running) ditentukan oleh

R1 dan C sebesar [12],[14] 1

1 1 1 1 0

3 , 0 4

2 , 1

C R C R

f = = (2.21)

dengan adalah frekuensi pusat VCO, adalah hambatan pada kaki 8 (timing

resistor) LM565, dan adalah kapasitansi pada kaki 9 (timing capasitor)

LM565.

1

R

o

f

1

Gambar 2.12 Diagram blok LM 565 [12]

Resistor 3,6 kΩ terdapat pada IC sebagai bagian dari loop filter. Jika τ

adalah konstanta waktu yang tergantung pada resistansi (pada data sheet disebut

R2) dan kapasitansi luar C2, maka

2 3 2

2C 3,6 10 C

R = ×

=

τ (2.22)

Lock range (fL) dinyatakan dengan

CC L

V f

f =±8 0 _(2.23)

dengan VCC adalah tegangan DC total antara terminal V+ dan V-.

τ π π ±

= L

C

f

f 2

2 1

(2.24)

Gambar 2.13 memperlihatkan kaki-kaki IC PLL LM 565.

Gambar 2.13 IC PLL LM 565 [13],[14]

2.6.2 Penggeser Fasa

Penggeser fasa pada sistem demodulator QPSK digunakan untuk

menggeser fasa keluaran dari carrier recovery sebesar [8]. Rangkaian

penggeser fasa ini menggunakan rangkaian integrator. Integrator merupakan

sebuah rangkain Op-Am yang sinyal keluarannya merupakan integral dari sinyal

masukannya [15]. Rangkaian integrator mengunakan komponen kapasitor sebagai

feedback seperti pada Gambar 2.14.

o

∫

−

= vindt

CR

v_o 1

Gambar 2.14 Rangkaian Integrator dasar [15]

Dari rangkaian integrator diatas impedansi masukan dan rangkaian feedback [12]

R Z_i = dan

C j Z_f

ω 1

= (2.25)

sehingga fungsi alih dari integrator

RC j R

C j Z

Z j

H

i f

ω ω

ω) 1/ 1

( =− =− =− (2.26)

Respon amplitudo

RC M

ω

ω) 1

( = (2.27)

Saat mengalami tegangan DC, kapasitor pada Gambar 2.14 mengalami rangkaian

terbuka (open circuit), sehingga rangkaian akan menjadi rangkaian inverting

dengan penguatan –Rf /Ri [12].

Hubungan kapasitif langsung antara terminal keluaran dan masukan

inverting dapat mengakibatkan terjadinya ketidakstabilan sistem. Ketidakstabilan

ini merupakan hasil dari pergeseran fasa di jalur atau cabang rangkaian umpan

balikya. Kapasitor kompensasi frekuensi akan menghasilkan pergeseran fasa

parameter-parameter yang bergantung pada frekuensi karena adanya komponen

kapasitor umpan balik [16].

Rangkaian integrator harus dimodifikasi terlebih dahulu untuk mencegah

timbulnya ketidakstabilan Op-Am. Sebuah resistor Rf harus disisipkan diantara

kapasitor umpan balik (C) dan terminal masukan inverting. Resistor ini akan

membantu agar nilai minimum pada jalur umpan balik selalu ada, yang akan

membatasi gain rangkaian seperti ditunjukkan pada Gambar 2.15 [16].

Gambar 2.15 Rangkaian integrator AC [16]

Impedansi masukan dan impedansi rangkaian feedback [12]

Zi = R dan

(

)

C R j R C j R C j R C j R Z f f f f f

f ω ω

ω ω + = + × = = 1 ) / 1 ( / 1 1

|| (2.28)

Fungsi transfer f i f f i f j R R C R j R R j H ωτ ω ω + − = + − = 1 / 1 / )

( (2.29)

Jika τ_f = R_fC adalah konstanta waktu rangkaian feedback

Respon amplitudo 2 2 ) ( 1 / ) ( 1 / ) ( f i f f i

f R R

C R R R M ωτ ω ω + = +

2.6.3 Product Detector (PD)

Product Detector disebut juda pencampur frekuensi (frequency mixer).

Product detector menggunakan prinsip mengalikan sinyal termodulasi dan sinyal

osilator lokal. Pada demodulator QPSK product detector digunakan untuk

mengalikan sinyal keluaran dari carrier recovery dengan sinyal masukan

termodulasi [17].

Product detector memanfaatkan persamaan matematis dari perkalian dua

sinyal. Apabila dua sinyal sinusoidal dikalikan maka, hasilnya terdiri atas

komponen frekuensi yang dijumlahkan dan selisihnya. Jika sinyal osilator

dinyatakan dengan v_osc =V_oscsinω_osct dan sinyal termodulasi dinyatakan dengan

t V

vsig = sig sinωsig , maka perkalian kedua sinyal itu memberikan [17]

t V

V v

vosc sig = oscsinωosc sigsinωsig

= [cos( ) cos( ) ]

2 t t

V V

sig osc sig

osc sig

osc ω ₋ω ₋ ω ₊ω

(2.31)

Suku yang mengandung frekuensi ω_osc −ω_sig biasanya dipilih dengan

penyaringan untuk menghasilkkan sinyal informasi. IC yang digunakan dalam

perancangan demodulator QPSK adalah IC MC 1496.

Arus bias internal pada MC 1496 dapat diatur pada pin 5. Asumsi arus

dinyatakan dengan [18]

12 6

5 I I

I = = (2.32)

sehingga besarnya nilai R5 pada pin 5 dinyatakan dengan

Ω − − −

= ( ) 500

5 5

I V

R φ (2.33)

dengan φ=0.75 pada suhu TA = 25°C dan V=12V

2.6.4 Low Pass Filter (LPF)

Low Pass Filter (LPF) merupakan suatu tapis yang berfungsi untuk

melewatkan semua frekuensi dari 0 (nol) sampai dengan frekuensi cutoff serta

memperlemah semua frekuensi yang berada di atas frekuensi cutoff. Frekuensi

cutoff adalah suatu frekuensi pada saat penguatan tegangannya turun menjadi

-3dB dari penguatan passband. Frekuensi cutoff juga menjadi titik pemisah antara

passband dan stopband [ 9],[10]. Karakteristik ideal dari LPF seperti yang dapat

dilihat pada Gambar 2.17.

Perancangan menggunakan tapis jenis LPF Butterwoorth dan

diklasifikasikan sebagai filter aktif karena terdiri dari kombinasi RC dan satu

komponen aktif (seperti Op-Amp) dengan feedback [12]. _{Gambar 2.18 merupakan}

rangkaian LPF aktif 2 pole dengan komponen ternormalisasi satu.

Gambar 2.18 Rangkaian LPF aktif dengan 2 pole [12]

Nilai kapasitor ternormalisasi untuk LPF 2 pole yaitu C1 = 1.414 dan C2 =

0.7071 [12]. Untuk merancang LPF aktif digunakan penskalaan frekuensi dan

impedansi (Frequency and Impedance Scaling) dengan prosedur penskalaan yang

sama dengan BPF (2.6.1).

2.6.5 Komparator (Pembanding)

Sebuah komparator akan membandingkan tegangan isyarat pada satu

masukan dengan suatu tegangan acuan pada masukan lainnya [16]. Rangkaian

komparator yang paling sederhana memiliki tegangan sinyal yang dikenakan

langsung pada salah satu dari terminal masukannya, sementara di terminal

masukan lainnya dikenakan tegangan referensi seperti ditunjukkan pada Gambar

Gambar 2.19 Rangkaian Komparator [16]

Keluaran rangkaian komparator akan bertransisi di antara

keadaan-keadaan saturasinya, pada saat sinyal masukan melampaui sebuah nilai tegangan

yang sama dengan tegangan referensi. Jika tegangan masukan lebih besar dari

tegangan referensi, maka tegangan keluaran sama dengan VC. Jika tegangan

masukan lebih kecil dari tegangan referensi, maka tegangan keluaran sama dengan

VE.

2.6.6 Bit-Timing Recovery

Setelah data I dan Q hasil demodulasi diperoleh, diperlukan sebuah detak

dengan frekuensi yang sinkron dengan aliran data I dan Q. Bit-timming recovery

merupakan perangkat yang digunakan sebagai sinkronisasi data yang tersusun

oleh beberapa komponen, di antaranya komparator, delay, gerbang XOR, PLL

[8].

Dari Gambar 2.20 diketahui bahwa komparator digunakan untuk

memperoleh sinyal kotak yang lebih mantap. Kemudian sinyal akan dipecah

menjadi dua, yaitu sinyal keluaran dari komparator dan sinyal yang telah ditunda

beberapa saat (kurang dari satu bit (agar data tidak hilang). Kedua sinyal tersebut

kemudian masuk ke gerbang logika XOR dan masuk ke sistem PLL untuk

memperoleh sinyal-sinyal pemicu. Untuk lebih jelasnya dapat dilihat pada gambar

2.21 [8].

Gambar 2.21 Sinyal pada Bit-timming recovery [8]

2.6.6.1Tunda waktu (Delay)

Untuk menghasilkan tunda waktu dapat menggunakan rangkaian RC

Gambar 2.22 Rangkaian RC

Step respon dari rangkain RC ditunjukkan pada Gambar 2.23 dalam sinyal

eksponensial [19]

τ

t

e t Vin

t

Vout −

= −

) (

) (

1

) 1

( e tτ Vin

Vout = − − (2.34)

dengan

τ= RC (2.35)

Berdasarkan Gambar 2.23 terdapat tiga parameter waktu untuk rangkain

RC yaitu [19]:

1. Rise time ( ) adalah inerval waktu sinyal antara 10% dan 90% saat sinyal

bertransisi dari tegangan rendah (L) ke tegangan rendah (H).

r

t

2. Fall time ( ) adalah interval waktu antara 90% dan 10% dari sinyal saat sinyal

bertransisi dari tegangan tinggi (H) ke tegangan rendah (L).

f

t

3. Delay time (waktu tunda propagasi) adalah interval waktu saat kedua sinyal

bertransisi antara 50% dari sinyal masukan dan 50% dari sinyal keluaran. Hal

ini tergantung pada dua tunda waktu, sinyal keluaran yang berasal dari L ke H

(t_pL) atau berasal dari H ke L (tpH).

2.6.6.2Gerbang XOR

Prinsip kerja gerbang logika XOR yaitu jika pada masukan A keadaan

rendah (=0) dan B keadaan tinggi (=1), maka keluaran Y dalam keadaan 1.

Demikian juga jika keadaan masukan A tinggi (=1) dan keadaan masukan B

rendah (=0), maka keluaranY dalam keadaan 1. Tetapi jika kedua masukan A dan

B rendah atau tinggi, maka keluarannya 0 [20].

Tabel 2.3 Tabel kebenaran gerbang XOR [20]

A B Y

0 0 0

0 1 1

1 0 1

1 1 0

Tabel kebenaran XOR ditunjukkan pada Tabel 2.3. IC 74LS86 berisi empat

gerbang XOR, ditunjukkan pada Gambar 2.24.

Gambar 2.24 IC 74LS86 [21]

2.6.7 Masukan Paralel Keluaran Serial

Masukan Paralel Keluaran Serial atau Parallel In Serial Out (PISO) terdiri

dari beberapa flip-flop dengan bagian sinyal terkendali asinkron (berupa set data

atau SD) berfungsi sebagai masukan data, sedangkan masukan lainnya tetap atau

telah ditentukan. Elemen register dapat berupa flip-flop D, SR, atau JK [20]. Pada

perancangan akan menggunakan register D flip-flop seperti ditunjukkan pada

Gambar 2.25. W/S CLK OUT CLR D0 U3 NAND2 U6 DFF D CLK CL R N P RN _Q VCC U4 NAND2 U5 DFF D CLK CL R N P RN _Q D1 U2 NAND2 Q D U1 NAND2 U7 JKFF J CLK K CL RN P RN _Q

Dalam register ini, sinyal pendetak (clock) akan diumpankan secara

bersama-sama, atau serentak ke semua flip-flop. Sinyal pendetak ini akan

menggerakan pergeseran data flip-flop. Karena mode operasi yang digunakan

sinyal pendetak berubah dari negatif ke positif atau tepi naik dari sinyal pendetak,

flip-flop akan menanggapi untuk sinyal kendali D pada setiap tepi pulsa positif.

Setiap kali flip-flop menanggapi, akan terjadi pergesaran satu posisi ke kanan.

Rangkaian PISO diatas menggunakan flip-flop JK dan flip-flop D.

Flip-flop JK digunakan untuk menghasilkan pulsa W/S (Write/Shift). Gambar 2.26

merupakan diagram blok flip-flop JK.

Gambar 2.26 Diagram blok flip-flop JK

JK memiliki dua masukan kendali yang disebut masukan J dan K.

Masukan J dan K berfungsi mengatur apa yang akan dilakukan rangkaian pada

tepi sinyal pendetak. Tabel 2.4 merupakan tabel kebenaran JK flip-flop.

Tabel 2.4 Tabel kebenaran flip-flop JK [20]

Clk J K Q Keadaan

↑ 0 1 0 Reset

↑ 1 0 1 Set

↑ 1 1 Toogle

Jika masukan J dan K sama-sama berada dalam kondisi logika tinggi atau

1, maka flip-flop akan mengalami SET dan RESET secara bergantian. Keluaran Q

dan inverter Q akan dalam keadaan 0 dan 1 secara bergantian atau berlawanan.

Keluaran kedua Q dan komplemennya akan diumpanbalikkan kembali. Inilah

yang mengakibatkan flip-flop berada dalam keadaan SET dan RESET secara

bergantian. Keadaan ini disebut dengan keadaan toogle [20].

Gambar 2.27 IC 74LS76 [23]

IC 74LS76 ditunjukkan pada Gambar 2.27. IC 74LS76 berisi dua flip-flop

JK digunakan sebagai penghasil detak write/shift dengan mode operasi yang

digunakan berubah dari positif ke negatif atau picu turun.

Selanjutnya, data paralel akan dimasukkan ke dalam rangkaian flip-flop D.

Tabel kebenaran flip-flop D terdapat pada Tabel 2.5 dan diagram blok flip-flop D

pada Gambar 2.28.

Tabel 2.5 Tabel kebenarn D flip-flop [20]

D Q Keadaan

0 0 0

1 1 1

IC 74LS74 berisi dua flip-flop D yang akan digunakan sebagai register

geser dengan mode operasi yang digunakkan berubah dari negatif ke positif atau

picu naik [24]. IC 74LS74 ditunjukkan pada Gambar 2.29.

BAB III

PERANCANGAN

Untuk membuat suatu modul Demodulator QPSK diperlukan beberapa

tahapan. Pertama, menentukan cara kerja dan diagram blok Demodulator QPSK.

Kedua melakukan perhitungan nilai-nilai komponen yang akan digunakan. Ketiga

membuat perangkat keras (hardware).

3.1 Cara Kerja Demodulator QPSK

Berdasarkan diagram blok Gambar 2.8 BPF akan menyaring terlebih dahulu

sinyal-sinyal yang masuk pada sistem, kemudian keluarannya akan dipisah menuju ke

bagian Product Detector (PD) kanal I (inphase) dan kanal Q (quadrature) serta

kebagian Carrier Recovery. Rangkaian Carrier Recovery akan menghasilkan sinyal

pembawa seperti sinyal pembawa pada modulator. Sinyal pembawa yang dihasilkan

harus mempunyai frekuensi dan fasa yang konsisten dengan sinyal pembawa

referensi yang dikirimkan.

Sinyal keluaran dari Carrier Recovery akan dikalikan dengan sinyal

termodulasi SSB pada Product Detector I dan Q. Product Detector I akan

mengalikan sinyal termodulasi yang telah ditapis oleh BPF dengan sinyal pembawa

termodulasi yang telah ditapis oleh BPF dengan sinyal pembawa dari keluaran

Carrier Recovery yang telah digeser sebesar 90°.

Sinyal keluaran dari PD akan dimasukan kedalam sistem LPF untuk

melewatkan sinyal informasi saja. Komparator digunakan untuk menghasilkan

gelombang kotak yang mantap, tegangan positif digunakan untuk mewakili logika 1

dan tegangan negatif untuk mewakili logika 0. Bit timing recovery digunakan untuk

mensinkronisasi informasi data kanal I dan Q agar data yang satu tidak terpengaruh

oleh data yang lain. Proses terakhir adalah proses konversi dari data paralel menjadi

deretan data seri.

3.2 Perancangan Perangkat Keras

Untuk menghasilkan sebuah modul Demodulator QPSK dibutuhkan beberapa

perangkat antara lain BPF, Carrier Recovery, Integrator, Product Detector, LPF,

Komparator, Bit-timing recovery, dan register Parallel in serial out (PISO).

3.2.1 Band Pass Filter (BPF)

Perancangan menggunakan rangkaian MFB 2 kutub. Rangkaian ini paling

sesuai digunakan untuk perancangan BPF dengan nilai Q yang rendah (tidak melebihi

20). Rangkaian tapis BPF ternormalisasi ditunjukkan pada Gambar 2.10. Sedangkan

melewatkan sinyal SSB (single side band) saja dari sinyal termodulasi Modulator

QPSK.

Gambar 3.1 Rangkaian tapis BPF aktual

BPF pada Demodulator QPSK akan melewatkan rentang frekuensi dari 80

kHz sampai 100 kHz (bandwidth = 20 kHz) dengan frekuensi pusat 90 kHz. Untuk

merancang BPF aktif digunakan penskalaan frekuensi dan impedansi dengan

prosedur penskalaan seperti pada persamaan (2.16) sampai (2.20).

1. Menentukan Kf menggunakan persamaan (2.16)

Kf 565,486 10 rad/s

1 10 90

2 3 ₃

× =

× ×

= π

2. Menentukan Cbasicmenggunakan persamaan (2.18)

F

Kf C Cbasic ternor

6

3 1,768 10

10 486 , 565

1 _{= ×} −

× =

=

3. Menentukan Kr menggunakan persamaan (2.17)

sasi ternormali

aktual r

R R

R1aktual yang diinginkan 20kΩ, sedangkan Rternor untuk R1=Q

Q dipakai yaitu 4

sehingga

K_r 5000rad/s

4 10 20× 3 ₌

=

4. Menentukan Raktual menggunakan persamaan (2.20) dengan nilai R ternor

untuk R2 =

1 2Q2 −

Q

dan R3=R4= 2Q

R_aktual =R_ternor ×K_r

× = Ω

− ×

= 5000 645,16

1 4 2 4 2 2 R

R₃ =R₄ =2×4×5000=40kΩ

5. Menentukan Caktual menggunakan persamaan(2.19)

aktual basic r C C K = pF K C C r basic aktual 354 5000 10 768 ,

1 × 6 ₌

=

= −

Gambar 3.2 memperlihatkan tanggapan frekuensi BPF dengan frekuensi pusat 91

kHz. Dari hasil simulasi tersebut dapat diketahui bandwidth dan faktor kualitas dari

BPF berdasarkan persamaan (2.14) dan (2.15)

=100×103 −78×103 =22kHz

BW f

Q= o

09 , 4 10 22

10 90

3 3

= × ×

= (Sesuai dengan perancangan)

Dengan bandwidth 19 kHz, diharapkan frekuensi 100 kHz dapat diperoleh.

Gambar 3.2 Tanggapan frekuensi BPF

3.2.2 Carrier Recovery

Carrier Recovery dibangun dengan PLL menggunakan IC PLL LM 565 yang

dapat digunakan pada jangkauan frekuensi sampai 500 kHz. Frekuensi pusat yang

ingin dicapai adalah 100 kHz. IC LM 565 dapat dilihat pada Gambar 2.13 dan

diagram blok LM 565 pada Gambar 2.12. Perhitungan komponen eksternal IC LM

Dari data sheet dapat dilihat bahwa dengan frekuensi 100 kHz dan timing

resistor yang ingin dicapai 10 kΩ. Maka nilai kapasitor yang dianjurkan adalah Co =

1nF. Ro dapat ditentukan dengan persamaan (2.21)

(2.21)

Ω =

= ₋ k

Ro 3 10 3 , 0 4

Catu daya yang digunakan adalah ±5V. Berdasarkan persamaan (2.23), fLock dapat

dihitung Vcc fo fLock 8 ± = 10 10 100

8× × 3

±

= =±80kHz

Frequency Capture yang diinginkan ±40kHz, sehingga dari persamaan (2.24) dapat

diperoleh nilai konstanta waktu yang tergantung pada resistansi τ

s f f c Lock μ π π

τ 7,958

) 40000 ( 2 10 80 2 2 3

2 _× =

× =

=

Dari persamaan (2.22)τ = R₂×C₂. Jika R₂ =3,6kΩ maka dapat dicari nilai C₂

nF R

C 2,2

3600 10 958 , 7 6 2 2 = × = = τ −

Gambar 3.3 Rangkaian PLL

3.2.3 Penggeser Fasa

Integrator dapat digunakan sebagai penggeser fasa sebuah sinyal sinusoidal.

Jika sinyal masukan integrator adalah cosω_ct yang berasal dari Carrier Recovery,

maka berdasarkan persamaan (2.28) keluaran yang dihasilkan oleh integrator

∫

−

= tdt

CR

vo cosω

1

dt CR

vo sinω

1

− =

dt t

CR

Karena tegangan keluaran vo yang diperoleh memiliki fasa yang negatif, maka

diperlukan suatu rangkaian inverting agar diperoleh sinyal dengan fasa positif.

Sehingga keluarannya menjadi

dt t

CR

v_o = 1 cos(ω −90°)

Nilai R dan C pada rangkaian integrator dapat diperoleh dari persamaan (2.27)

perbandingan sinyal keluaran dan masukan yang ingin dicapai adalah satu (unity

gain).

RC M

ω

ω) 1

( =

C

R×

× =

π

2 1 1

setelah dilakukan penyederhanaan

6

1 1,6 10

−

× = ×R C

Nilai kapasitor yang dipilih yaitu 100pF, sehingga nilai resistor R1 diperoleh yaitu 16

kΩ.

Rangkaian integrator ditunjukkan pada Gambar 3.4. Untuk mencegah timbulnya

ketidakstabilan Op-Am maka pada rangkaian integrator ditambahkan Rf yang

diparalel dengan kapasitor C1. Nilai Rf besarnya yaitu 10Ri, sehingga diperoleh nilai

Rf sebesar 160kΩ.

Keluaran dari integrator akan menjadi masukan rangkaian inverting unity gain

sehingga diperoleh sinyal keluaran seperti Gambar 3.5.

Gambar 3.5 Gelombang keluaran integrator

3.2.4 Product Detector (PD)

Product Detector menggunakan IC MC 1496 yang mempunyai frekuensi

maksimum untuk sinyal pembawa sebesar 500kHz. Gambar 3.6 menunjukkan

Gambar 3.6 Rangkaian Product Detector menggunakan MC 1496 [18]

Berdasarkan Gambar 3.6 tegangan masukan sinyal pembawa yang dianjurkan adalah

300mV (rms), sehingga diperlukan pelemahan tegangan.

Arus bias internal MC 1496 diatur pada pin 5. Asumsi arus dinyatakan

berdasarkan persamaan (2.31). Besarnya nilai R5 pada pin 5 berdasarkan persamaan

(2.32) dengan φ = 0.75 pada suhu TA = 25°C dan V = 12V. Besarnya arus I5 pada

MC 1496 sebesar 1mA. Sehingga besarnya R5 adalah

R5 = − Ω

−

− 500

10 . 1

75 . 0 12

3

V

3.2.5 Low Pass Filter (LPF)

Perancangan akan menggunakan rangkaian filter aktif yang terdiri dari dua

kutub, karena dengan dua kutub sudah dapat melewatkan frekuensi 10 kHz. LPF

digunakan untuk menghilangkan frekuensi 100 kHz dan melewatkan frekuensi

informasi 10 kHz, sehingga digunakan frequency cutoff sebesar 15 kHz . Rangkaian

tapis LPF ternormalisasi ditunjukkan pada Gambar 2.18. Rangkaian tapis LPF aktual

ditunjukkan pada Gambar 3.7.

Gambar 3.7 LPF dua kutub

Perhitungan nilai kapasitor dan resistor menggunakan penskalaan frekuensi

dan impedansi sebagai berikut:

1. Menentukan Kf berdasarkan persamaan (2.16)

r c f

f K

ω π 2

=

= x 9,42 10 rad/s

1 10 15

2 3 ₄

× = ×

2. Menentukan Cbasic berdasarkan persamaan (2.18)

Nilai kapasitor ternormalisasi C1 = 1,414 dan C2 = 0,7071

f i normalisas basic K C C = _{C F} F C basic basic 6 4 2 5 4 1 10 5 , 7 10 42 , 9 7071 . 0 10 5 , 1 10 42 , 9 414 . 1 − − × = × = × = × =

3. Menentukan K_rberdasarkan persamaan (2.17)

i normalisas aktual r R R K = s rad K K K R r aktual / 10 10 1 10 10 3 × = = Ω =

4. Menentukan Caktual berdasarkan persamaan (2.19)

r basic aktual K C C = pF x x C nF x x C aktual aktual 750 10 10 10 5 , 7 5 , 1 10 10 10 5 , 1 3 6 2 3 5 1 = = = = − −

5. Menentukan Raktual dan Rfaktual berdasarkan persamaan (2.20)

Rf_aktual = Rf_{ternormalisai}xK_r

Hasil simulasi tanggapan frekuensi dari LPF buttterwooth dua kutub ini dapat

dilihat pada Gambar 3.8.

Gambar 3.8 Tanggapan frekuensi LPF

Gambar 3.8 menunjukkan bahwa frekuensi 100 kHz telah dilemahkan

sebesar 33,069 dB, sehingga amplitudonya sangat kecil dan tidak akan

mempengaruhi frekuensi informasi. Frekuensi cut-off yang digunakan 15 kHz,

karena diinginkan pada saat frekuensi 10 kHz penguatan maksimum (0dB).

3.2.6 Komparator

Pada perancangan digunakan tegangan sumber Vcc +5V dan Vee 0V. Hal ini

dilakukan karena keluaran dari komparator selanjutnya akan digunakan sebagai salah

besar dari 2 volt untuk logika 1. Tegangan referensi yang akan digunakan pada

perancangan yaitu 0 volt. Rangkain komparator ditunjukkan pada Gambar 3.9.

Gambar 3.9 Komparator

3.2.7 Bit-Timing Recovery

Bit-timing recovery berfungsi menghasilkan detak (clock) untuk rangkain

PISO. Karena pada Demodulator QPSK terdapat dua data yang paralel ( kanal I dan

kanal Q) sehingga diperlukan perioda detak yang besarnya dua kali lebih cepat dari

perioda informasi. Hal ini dilakukan supaya data dari kanal I tidak bertubrukan

dengan data dari kanal Q. Bit-timing recovery dapat dihubungkan pada salah satu

kanal, misalnya kanal I (inphase) atau kanal Q (quadrature) saja.

3.2.7.1Komparator

Komparator yang digunakan disini sama dengan komparator yang dirancang

3.2.7.2Tunda waktu (Delay)

Tunda waktu (delay) disini merupakan tunda waktu yang berasal dari

komparator timing. Tunda waktu pada perancangan akan menggunakan rangkaian RC

yang ditunjukkan pada Gambar 3.10.

Gambar 3.10 Rangkaian tunda

Tegangan masukan berasal dari komparotor dengan Vcc 5V dan Vee -5V. Perioda (T)

dari gelombang kotak 0,1ms. Delay time yang ingin dicapai 0,025ms sedangkan

tegangan keluaran yang ingin dicapai 1V. Sehingga dari persamaan (2.34) diperoleh

) 1

( e tτ Vin

Vout = − −

1=5(1−e−0.025mτ)

τ

m

e

025 , 0

1 5

1 _{= −} −

5 4

025 , 0

=

− m_τ

e

8 , 0 ln 025

,

0 ₌

m 0,112m

223 , 0

025 ,

0 ₌

− − = τ

Dari persamaan (2.35) dengan C = 12nF, maka diperoleh

C

R =τ

Ω =

× ×

= −

−

k

336 , 9 10 12 10 112 , 0

9 3

Keluaran dari tunda waktu (delay) akan dimasukkan ke dalam rangkaian komparator

agar didapatkan sinyal kotak sehingga dapat menjadi masukan gerbang XOR. Hasil

simulasi ditunjukkan pada Gambar 3.11. Tunda waktu yang ingin dicapai tidak

melebihi 1 bit data. Hal ini dilakukan agar data tidak hilang.

Gambar 3.11 Simulasi tunda waktu

3.2.7.3Gerbang XOR

Gerbang XOR ini mendapat masukan dari keluaran komparator timing dan

tunda waktu yang sedemikian rupa sehingga akan menghasilkan perioda yang dua

3.2.7.4PLL

Keluaran dari XOR akan menjadi masukan bagi PLL, frekuensi yang ingin

dicapai 20kHz. Adapun perancangannya berdasarkan persamaan (2.21 sampai 2.24).

Berdasarkan persamaan (2.21) dan dari data sheet dapat diperoleh nilai Co = 0.01µF

(dari data sheet), sehingga

Ω = ×

= ₋ k

Ro 1,5

10 2 3 , 0 4

Catu daya yang digunakan adalah ±5V. Berdasarkan persamaan (2.23), fLock dapat

dihitung Vcc fo fLock 8 ± = 10 10 20

8× × 3

±

= =±16kHz

Frequency Capture yang diinginkan ±1000Hz, sehingga dari persamaan (2.24) dapat

diperoleh nilai konstanta waktu yang tergantung pada resistansi τ

ms f f c Lock 55 , 2 ) 1000 ( 2 10 16 2 2 3

2 _× =

× = × = π π τ

Berdasarkan persamaan (2.22) τ =R₂×C₂. Jika R₂ =3,6kΩ maka nilai C₂

nF R

C 707,36

3600 10 55 , 2 3 2 2 = × = = τ −

Gambar 3.12 Rangkaian PLL

3.2.8 Paralell in Serial Out (PISO)

Rangkaian PISO dalam perancangan menggunakan register D flip-flop seperti

pada Gambar 3.13.

W/S CLR U4 NAND2 U6 7476 J1 CLK1 PRN1 CLRN1 K1 Q1 QN1 J2 CLK2 PRN2 CLRN2 K2 Q2 QN2 D1 D0 U3 NAND2 VCC OUT U7 INV U1 NAND2 CLK U2 NAND2 U5 7474 D1 CLK1 PRN1 CLRN1 Q1 QN1 D2 CLK2 PRN2 CLRN2 Q2 QN2

Langkah awal dimulai dengan sinyal kendali reset, sehingga semua keluaran Q akan

menjadi nol. Kemudian data yang masuk D0 dan D1 dimasukkan secara bersamaan

(paralel input) ke flip-flop D. Data D0 sebagai LSB (least significant bit) dan D1

sebagai MSB (most significant bit).

Masukan W/S (WRITE/SHIFT) merupakan kondisi yang menunjukkan

flip-flop D menulis atau menggeser. Jika logika masukan yang digunakan rendah

(Low=0), maka flip-flop D