• Tidak ada hasil yang ditemukan

PERANCANGAN MODULATOR DAN DEMODULATOR QUADRATURE PHASE SHIFT KEYING (QPSK) DENGAN RANGKAIAN BALANCE MODULATOR

N/A
N/A
Protected

Academic year: 2021

Membagikan "PERANCANGAN MODULATOR DAN DEMODULATOR QUADRATURE PHASE SHIFT KEYING (QPSK) DENGAN RANGKAIAN BALANCE MODULATOR"

Copied!
10
0
0

Teks penuh

Gambar

Gambar 1 Diagram blok modulator QPSK
Gambar 2 Diagram blok demodulator QPSK
Gambar 6 Rangkaian pembangkit data acak
Gambar 12 Rangkaian balance modulator
+5

Referensi

Dokumen terkait

Untuk mengubah empat keluaran menjadi satu digunakan multiplexer (IC74153), selanjutnya sinyal informasi yang sudah diubah ditransmisikan ke modulator DPSK dan sinyal

inverter sebelumnya yaitu INV1 yang disini diberi simbol X1 , sedangkan inverter kedua mendapat masukan dari sinyal keluaran INV4 atau X4. Sinyal masukan untuk inverter

Dari data hasil pengujian, tampak bahwa PLL demodulator FM dapat bekerja dengan baik dengan menghasilkan sinyal keluaran, Gambar 8(b), yang hampir sama dengan sinyal inputan,

Sinyal keluaran dari rangkaian penguat non inverting ini merupakan sinyal masukan pemodulasi pada suatu rangkaian balanced modulator berimbang yang digunakan untuk

Sinyal keluaran dari rangkaian penguat non inverting ini merupakan sinyal masukan pemodulasi pada suatu rangkaian balanced modulator berimbang yang digunakan untuk

Setelah dilakukan implementasi pada WARP dengan kode konvolusi menggunakan rate 1/2, 2/3, 3/4, 5/6 dan 7/8 pada jarak 6 meter dalam ruangan (indoor) seperti data pada tabel

Pada Gambar 4.7 terlihat, sinyal QPSK yang diterima (tengah) dibandingkan dengan sinyal carrier tanpa penggeseran untuk kanal I (bawah), dihasilkan sinyal informasi (atas)

Pareek, “A novel implementation of QPSK modulator on FPGA,” in 2016 IEEE Students’ Conference on Electrical, Electronics and Computer Science SCEECS, 2016, pp... implementation of