DCH1B3 Konfigurasi Perangkat Keras Komputer SAP-2

(1)

11/20/2016

1

12 -C R S -0 1 0 6 R E V IS E D 8 FE B 2 0 1 3

DCH1B3 – Konfigurasi Perangkat Keras Komputer

DCH1B3

Konfigurasi Perangkat Keras Komputer

11/20/2016 1

(2)

11/20/2016

2

12 -C R S -0 1 0 6 R E V IS E D 8 FE B 2 0 1 3

Memahami Arsitektur SAP-2.

Menjelaskan cara kerja SAP-2.

Menjelaskan instruksi-instruksi yang ada pada

SAP-2.

Membuat program sederhana untuk SAP-2.

Dapat menggunakan GNU8085 untuk membuat

program yang dibuat dan mensimulasikannya.

2 11/20/2016

Setelah mengikuti perkuliahan ini

mahasiswa dapat:

(3)

11/20/2016

3

12 -C R S -0 1 0 6 R E V IS E D 8 FE B 2 0 1 3

Perancangan komputer SAP bertujuan untuk

memperkenalkan semua ide penting dibalik

operasi komputer tanpa harus tenggelam dalam

kerumitan yang tidak perlu.

Meski sederhana, SAP sudah mengandung banyak

konsep yang lanjut.

SAP-2 merupakan tahap pengembangan dari

komputer SAP-1 yang memiliki jumlah instruksi

yang lebih banyak dengan kapasitas memori yang

lebih banyak dengan fitur yang lebih lengkap.

3 11/20/2016

Komputer SAP-2

(4)

11/20/2016

4

12 -C R S -0 1 0 6 R E V IS E D 8 FE B 2 0 1 3

DCH1B3 – Konfigurasi Perangkat Keras Komputer 4 11/20/2016

Arsitektur SAP-2

Hexadecimal Keyboard encoder 8 ACKNOWLEDGE Bus W Input Port 1 8 Input Port 2 PC 8 MAR 64K Memory MDR IR Controller/ Sequencer 16 16 8 Accumulator ALU TMP B C Output Port 3 Output Port 4 FLAGS Hexadecimal Display 8 8 8 8 8 16 8 8 8 8 8 8 8 2 8 READY 0 7 SERIAL IN 0 _{SERIAL OUT} ACKNOWLEDGE 7

(5)

11/20/2016

5

12 -C R S -0 1 0 6 R E V IS E D 8 FE B 2 0 1 3



SAP-2 memiliki 2 buah input

port yaitu input port 1 dan 2.



Dihubungkan dengan

keyboard heksadesimal untuk

menuliskan data & instruksi.



Sinyal Ready dikirim ke jalur

0 Input Port 2 untuk

menunjukkan data pada Input

Port 1 telah benar.



Sinyal SERIAL IN untuk

masuk ke jalur 7 pada Input

Port 2.

5 11/20/2016

Arsitektur SAP-2:

Input Port

Hexadecimal Keyboard encoder 8 ACKNOWLEDGE Bus W Input Port 1 8 Input Port 2 8 READY 0 7 SERIAL IN

(6)

11/20/2016

6

12 -C R S -0 1 0 6 R E V IS E D 8 FE B 2 0 1 3

PC (Program Counter)



Lebar 16-bit (0000 H – FFFF H)



Nilai PC masuk ke MAR



Instruksi dilaksanakan secara berurutan

dari alamat 0000 sampai ketemu instruksi

HLT



Dapat diisi nilai 16-bit dari instruksi jump



Jalur yang menghubungkan PC dengan

bus W ada 2:



1 jalur untuk mengirim nilai



1 jalur untuk menerima jump

MAR (Memory Address Register)



Menerjemahkan alamat dari PC untuk

diproses ke memori.

6 11/20/2016

Arsitektur SAP-2:

PC dan MAR

Hexadecimal Keyboard encoder 8 ACKNOWLEDGE Bus W Input Port 1 8 Input Port 2 PC 8 MAR 16 16 16 READY 0 7 SERIAL IN

(7)

11/20/2016

7

12 -C R S -0 1 0 6 R E V IS E D 8 FE B 2 0 1 3



Lebar data 8-bit.



Penggunaan alamat memori :



2KB awal (0000H - 07FFH) untuk

program monitor.



0800H – FFFFH untuk instruksi

dan data.



Program monitor untuk masukan

dari keyboard dan kondisi yang

terjadi selama proses

7 11/20/2016

Arsitektur SAP-2:

64K Memory

Bus W MAR 64K Memory 16 16 8

(8)

11/20/2016

8

12 -C R S -0 1 0 6 R E V IS E D 8 FE B 2 0 1 3



Untuk menyimpan sementara data

yang dibaca atau akan

dimasukkan ke dalam memori.



Saat operasi baca data masuk ke

MDR untuk diteruskan ke Bus W.



Saat operasi tulis, data dari bus W

akan diteruskan ke memori.

8 11/20/2016

Arsitektur SAP-2:

MDR (Memory Data Register)

64K Memory MDR 8 8 Bus W

(9)

11/20/2016

9

12 -C R S -0 1 0 6 R E V IS E D 8 FE B 2 0 1 3



IR (Instruction Register)



Instruksi lebarnya 8-bit (sama dengan

prosesor 8080/8085 dari Intel) untuk

diteruskan ke controller/sequencer.



Jumlah instruksi yang bisa dimiliki 256

buah.



SAP-2

hanya

punya

43 instruksi

.



CS (CONTROLLER/SEQUENCER)



Instruksi dari IR akan diterjemahkan

mejadi sinyal kontrol (CON).

9 11/20/2016

Arsitektur SAP-2:

IR (Instruction Register) &

Controller/Sequencer (CS)

IR Controller/ Sequencer 8 8 Bus W

(10)

11/20/2016

10

12 -C R S -0 1 0 6 R E V IS E D 8 FE B 2 0 1 3



Accumulator



Untuk menyimpan sementara hasil operasi ALU.



Data dari bus W bisa dari memori atau hasil

operasi ALU



Keluaran data dapat ditransfer ke output port.



ALU



Untuk menyelesaikan operasi aritmetika & logika



Lebar 8-bit (jadi SAP-2 adlh prosesor 8-bit)



Terdapat 2-bit

FLAG

:



1 bit untuk

sign flag

(1 hasil ALU negatif, 0

positif).



1 bit untuk

zero flag

(1 hasil bukan 0, 0 hasil 0).

10 11/20/2016

Arsitektur SAP-2:

Accumulator dan ALU

Accumulator ALU FLAGS 8 8 8 2 Bus W

(11)

11/20/2016

11

12 -C R S -0 1 0 6 R E V IS E D 8 FE B 2 0 1 3



Untuk menyimpan sementara nilai yang

akan dioperasikan atau hasil operasi.



Khusus register TMP menyimpan data

yang akan dioperasikan oleh ALU.



Lebih banyak register untuk menyimpan

data sementara akan lebih baik.



Data sementara tidak hanya disimpan di

Accumulator A.

11 11/20/2016

Arsitektur SAP-2:

Register TMP, B dan C

ALU TMP B C 8 8 8 8 8 Bus W

(12)

11/20/2016

12

12 -C R S -0 1 0 6 R E V IS E D 8 FE B 2 0 1 3



Untuk

mengkomunikasikan

hasil

proses

dengan

pengguna.



Pengguna

dapat

melihat

hasilnya lewat Hexadesimal

Display.

12 11/20/2016

Arsitektur SAP-2:

Output Port 3 dan 4

Output Port 3 Output Port 4 Hexadecimal Display 8 8 8 SERIAL OUT ACKNOWLEDGE Bus W

(13)

11/20/2016

13

12 -C R S -0 1 0 6 R E V IS E D 8 FE B 2 0 1 3

Jalur 2 Arah

Hexadecimal Keyboard encoder 8 ACKNOWLEDGE Bus W Input Port 1 8 Input Port 2 PC 8 MAR 64K Memory MDR IR Controller/ Sequencer 16 16 8 Accumulator ALU TMP B C Output Port 3 Output Port 4 FLAGS Hexadecimal Display 8 8 8 8 16 8 8 8 8 8 8 8 2 8 READY 0 7 SERIAL IN 0 _{SERIAL OUT} ACKNOWLEDGE 7 n n

(a) JALUR SATU ARAH

(b) JALUR DUA ARAH

(satu untuk IN satu

untuk OUT)

(a) (b)

(14)

11/20/2016

14

12 -C R S -0 1 0 6 R E V IS E D 8 FE B 2 0 1 3

Instruksi terdiri dari

2 bagian

:



Operational code (Opcode)



Operand (nilai yang dioperasikan)



Kebutuhan memori untuk operand tergantung jenis

instruksi.



Terdapat

43 Instruksi pada SAP-2

Contoh :

ADD B  op code 80, tidak butuh memori

MVI A,18H  op code 3E butuh 1 alamat memori STA 1234H  op code 32 butuh 2 alamat memori

14 11/20/2016

(15)

11/20/2016

15

12 -C R S -0 1 0 6 R E V IS E D 8 FE B 2 0 1 3

(16)

11/20/2016

16

12 -C R S -0 1 0 6 R E V IS E D 8 FE B 2 0 1 3

Instruksi Mengacu Memori (Memory Reference

Instruction, MRI)

Instruksi antar Register

Instruksi Lompat dan Pemanggilan (Jump & Call

Instruction)

Instruksi Logika (Logic Instruction)

Instruksi lain-lain

16 11/20/2016

(17)

11/20/2016

17

12 -C R S -0 1 0 6 R E V IS E D 8 FE B 2 0 1 3

Yang termasuk ke MRI:



LDA (load the accumulator)



STA (store the accumulator)



MVI (move immediate)

MRI melibatkan pengaksesan memori 2x, yaitu

saat fetch dan eksekusi, sehingga lama.

17 11/20/2016

MRI

(18)

11/20/2016

18

12 -C R S -0 1 0 6 R E V IS E D 8 FE B 2 0 1 3

LDA : menyalin data memori pada alamat tertentu

ke dalam akumulator.



Format instruksi : LDA Alamat

STA : menyalin data dari akumulator ke memori

pada alamat tertentu.



Format instruksi : STA Alamat

MVI : menyalin data 8 bit ke dalam register A, B

atau C.



Format instruksi : MVI Register, byte

18 11/20/2016

(19)

11/20/2016

19

12 -C R S -0 1 0 6 R E V IS E D 8 FE B 2 0 1 3

Proses perpindahan data tidak menggunakan memori.

Terjadi antar register secara langsung.

Lebih cepat daripada MRI.

Contoh :



MOV (move; untuk move register)



ADD



SUB



INR (Increment)



DCR (Decrement)

19 11/20/2016

(20)

11/20/2016

20

12 -C R S -0 1 0 6 R E V IS E D 8 FE B 2 0 1 3

MOV : menyalin data 8 bit dari satu register ke register lain. Operand yang terlibat adalah register A, B, C.



Format instruksi : MOV Register Tujuan, Register Asal

ADD dan SUB : menambah atau mengurangi nilai accumulator dengan nilai register tertentu dan hasilnya disimpan di accumulator. Register yang terlibat adalah register B dan C.



Format instruksi : ADD Register SUB Register

INR dan DCR : menambahkan nilai 1 (INR) atau mengurangkan nilai 1 (DCR) pada register. Register yang terlibat sebagai operand adalah A, B, C.



Format instruksi : INR Register DCR Register 20 11/20/2016

(21)

11/20/2016

21

12 -C R S -0 1 0 6 R E V IS E D 8 FE B 2 0 1 3



Berfungsi untuk memungkinkan prosesor mengeksekusi instruksi

tidak secara berurutan.



Nilai PC dapat diubah sesuai dengan kondisi dan instruksi lompat

atau pemanggilan.



Contoh :



JMP (Jump)



JM (Jump if Minus)



JZ (Jump if Zero)



JNZ (Jump if Not Zero)



Di antara keempat instruksi, JMP termasuk instruksi lompatan

tidak bersyarat (uncoditional jump) dan JM, JZ, JNZ adalah

lompatan bersyarat (conditional jump)

21 11/20/2016

(22)

11/20/2016

22

12 -C R S -0 1 0 6 R E V IS E D 8 FE B 2 0 1 3

JMP : instruksi lompatan tidak bersyarat yang mengakibatkan prosesor mengalihkan eksekusi program sesuai dengan alamat tujuan lompatan.



Format instruksi : JMP Alamat

JM : instruksi lompatan bersyarat. Prosesor akan memeriksa flag sign keluaran dari ALU. Jika Sign 1 (negatif) maka lompatan dilakukan.



Format instruksi : JM Alamat

JZ: instruksi lompatan bersyarat. Prosesor akan memeriksa zero keluaran dari ALU. Jika flag Zero 1 (nol) maka lompatan dilakukan



Format instruksi : JZ Alamat

JNZ: instruksi lompatan bersyarat. Prosesor akan memeriksa zero keluaran dari ALU. Jika flag Zero 0 (hasil ALU tidak 0) maka lompatan dilakukan.

Format instruksi : JNZ Alamat

22 11/20/2016

(23)

11/20/2016

23

12 -C R S -0 1 0 6 R E V IS E D 8 FE B 2 0 1 3

Konsep sub rutin memudahkan pembagian tugas utama

yang diselesaikan oleh program utama dan sub-program.

Bagian yang sering dieksekusi tidak harus terus menerus

ditulis dalam program utama.

Bagian ini dapat ditulis secara terpisah pada alamat

tertentu, disebut subrutin atau prosedur.

CALL adalah instruksi untuk memanggil subrutin. RETURN

untuk mengakhirinya.

Format Instruksi: CALL Alamat

23 11/20/2016

(24)

11/20/2016

24

12 -C R S -0 1 0 6 R E V IS E D 8 FE B 2 0 1 3

(25)

11/20/2016

25

12 -C R S -0 1 0 6 R E V IS E D 8 FE B 2 0 1 3

Dikerjakan oleh ALU

Proses logika adalah proses yang didasarkan pada peraturan aljabar logika



CMA (complement the accumulator)



ANA (and the accumulator)



ORA (or the accumulator)



XRA (xor the accumulator)



ANI (and Immediate)



ORI (or immediate)



XRI (xor immediate)



CMP (Compare the Accumulator)

25 11/20/2016

(26)

11/20/2016

26

12 -C R S -0 1 0 6 R E V IS E D 8 FE B 2 0 1 3

CMA : melakukan komplemen isi akumulator, yaitu

mengubah setiap bit dalam akumulator dengan nilai

kebalikannya.



Format instruksi : CMA

ANA : melakukan operasi AND isi akumulator dengan isi

register lain bit per bit. Register operand yaitu register B, C.



Format instruksi : ANA Register

ORA : melakukan operasi OR isi akumulator dengan isi

register lain bit per bit. Register operand yaitu register B, C.



Format instruksi : ORA Register

26 11/20/2016

(27)

11/20/2016

27

12 -C R S -0 1 0 6 R E V IS E D 8 FE B 2 0 1 3

XRA : melakukan operasi XOR isi akumulatir dengan isi register

lain bit per bit. Register operand yaitu register B, C.



Format instruksi : XRA Register

ANI : melakukan operasi AND isi akumulator dengan suatu nilai 8

bit.



Format instruksi : ANI byte

ORI : melakukan operasi OR isi akumulator dengan isi suatu nilai 8

bit



Format instruksi : ORI byte

XRI : melakukan operasi XOR isi akumulatOr dengan isi suatu nilai

8 bit



Format instruksi : XRI byte

27 11/20/2016

(28)

11/20/2016

28

12 -C R S -0 1 0 6 R E V IS E D 8 FE B 2 0 1 3



nop (no operation): Prosesor tidak melakukan apa-apa.



IN (input): Untuk memindahkan data dari register masukan

ke akumulator.

Format instruksi : IN byte



HLT (HALT) : tanda akhir dari program



OUT (output): Memindahkan data dari akumulator ke

register keluaran.



RAL (Rotate the accumulator left): Memutar nilai akumulator

ke kiri satu bit.



RAR (Rotate the accumulator right): Memutar nilai

akumulator ke kanan satu bit

28 11/20/2016

(29)

11/20/2016

29

12 -C R S -0 1 0 6 R E V IS E D 8 FE B 2 0 1 3

Soal dapat dilihat di danstama.staff.telkomuniversity.ac.id dan idea.telkomuniversity.ac.id

Aturan pengerjaan tugas:



Tugas dikerjakan secara kelompok dengan 1 kelompok terdiri 3 mahasiswa.



1 mahasiswa dalam kelompok tersebut mengerjakan 1 soal.



Jawaban tugas ditulis pada kertas folio bergaris yang dilengkapi dengan nama, nim, kelas dan soal yang dikerjakan.

Tugas dikumpulkan secara offline paling lambat:



D3IF-40-01, Senin, 28 November 2016 pukul 10.20 WIB di KU3.07.09



D3IF-40-03, Selasa, 29 November 2016 pukul 08.20 WIB di G8



D3IF-40-04, Selasa, 29 November 2016 pukul 16.00 WIB di KU3.07.21

29 11/20/2016

(30)

11/20/2016

30

12 -C R S -0 1 0 6 R E V IS E D 8 FE B 2 0 1 3

Albert Paul Malvino. “

Digital Computer Electronics, 3

rd

Edition: Halaman 173 - 193”

30 11/20/2016

(31)

11/20/2016

31

12 -C R S -0 1 0 6 R E V IS E D 8 FE B 2 0 1 3

THANK YOU

31 11/20/2016