Desain Sistem Memori 1
Pada bab ini, kita akan mempelajari SMK. Telah dinyatakan pada bab 3 bahwa tanpa memori, tidak akan ada informasi yang bias disimpan atau diambil pada komputer. Hal ini menarik untuk diteliti sampai pada awal 1964 diketahui oleh Burks,
Goldstine, dan Von Neumann bahwa memori komputer harus diorganisir di dalam suatu hirarki. Pada hirarki tersebut, memori yang besar dan lambat digunakan untuk mendukung memori yang kecil dan cepat. Sejak saat itu pengamatan ini menjadi bukti dari esensi dalam membangun sebuah memori komputer. Apabila kita mengesampingkan perangkat CPU register (sebagai level pertama untuk
menyimpan dan memanggil informasi di dalam CPU, lihat bab 5), maka hirarki memori pada uumnya dimulai dari unit yang keci, cepat, dan mahal yang disebut cache. Cache di dalam hirarki memori diikuti oleh unit main memory yang lebih besar, murah, dan lambat. Cache dan main memory dibangun menggunakan material semikonduktor padat. Kedua unit tersebut lalu diikuti oleh memori magnetic yang jauh lebih besar, lebih murah, dan lebih lambat yang terdiri dari piringan (disk) dan pita (tape). Pertimbangan kita pada bab ini dimulai dari mendiskusikan karakteristik dan faktor yang mempengaruhi kesukesan hirarki memori komputer. Kita lalu mengalihkn perhatian pada desain dan analisis dari memori cache. Diskusi pada main memory dilaksanakan pada bab 7. Juga didiskusikan pada bab 7 isu mengenai desain memori virtual. Ulasan singkat mengeai implementasi read-only memory (ROM) juga disediakan pada bab 7.
1. Konsep dasar
Pada bagian ini, kita memperkenalkan sejumlah konsep fundamental yang berhubungan dengan hirarki memori komputer.
1.1. Hirarki memori
Seperti yang sudah disebutkan, sebuah hirarki memori pada umumnya dimulai dari unit yang kecil, cukup mahal, dan agak lambat yang disebut cache, lalu diikuti oleh unit main memory yang lebih besar, agak murah, dan agak lambat. Cache dan main memory dibuat menggunakan bahan semikonduktor padat (biasanya transistor CMOS). Memori level cepat ini biasa disebut dengan memori primer. Memori padat ini diikuti oleh memori magnetik yang lebih besar, agak murah, dan agak lambar yang terdiri dari piringan (disk) dan pita (tape). Biasanya, disk ini disebut dengan memori sekunder, sedangkan tape disebut dengan memori tersier. Tujuan dari mendesain hirarki memori adalah untuk memiliki sebuah system memori yang bekerja seakan-akan semua unit di dalamnya adalah unit yang bekerja paling cepat dengan harga yang paling murah.
Hirarki memori dapat digambarkan oleh sejumlah parameter/tolak ukur. Beberapa di antaranya adalah access type, capacity, cycle time, latency, bandwidth, dan cost. Istilah access merujuk kepada aksi yang terjadi secara
fisikal pada saat operasi read atau write. Kapaistas level memori biasanya diukur dalam bytes. Cycle time didefinisikan sebagai waktu yang dilewati dari awal operasi baca sampai pada operasi baca/read berikutnya. Latency didefiniskan sebagai interval waktu antara permintaan informasi dan akses ke bit pertama pada informasi tersebut. Bandwith menyediakan pengukuran jumlah bit per detik yang dapat diakses. Cost dari sebuah level memori biasanya dispesifikasikan sebagai dollar per megabyte. Gambar 6.1 menggambarkan tipikal hirarki memori . Tabel 6.1 menyediakan tipikal nilai pada parameter hirarki memori. Istilah random access merujuk kepada fakta bahwa segala akses ke lokasi memori manapun memerlukan jumlah waktu yang sama tanpa memerhatikan lokasi actual memori dan/atau urutan akses yang berlangsung. Sebagai contoh, apabila sebuah operasi write ke lokasi memori 100 memerlukan 15 ns dan apabila operasi ini diikuti oleh operasi read ke lokasi memori 3000, maka operasi terakhir akan memakan waktu 15 ns juga. Hal ini dapat dibandingkan dengan akses sekuensial dimana apabila akses ke lokasi 100 memerlukan 500ns, dan apabila akses berturut-turut ke lokasi 100 membutuhkan 505 ns, maka
diharapkan bahwa akses ke lokasi 300 akan memakan waktu 1500 ns. Hal ini karena memori memiliki cycle ke lokasi 100 ke 300, dimana setiap lokasi membutuhkan waktu 5ns.
Efektivitas hirarki memori tergantung pada prinsip dari secara jarang
memindahkan informasi ke memori cepat dan mengaksesnya banyak kali sebelum menggantinya dengan informasi baru. Prinsip ini mungkin dilakukan mengingat fenomena yang dinamakan locality of reference; yaitu, pada suatu periode waktu tertentu, program akan merujuk kepasa suatu area terbatas pada memori secara berulang-ulang. Terdpat dua bentuk locality: spasial dan
temporal. Spatial locality merujuk kepada fenomena yang apabila alamat yang diberikan telah dirujuk, maka alamat terdekatnya juga akan dirujuk dalam jangka waktu pendek, seperti contoh, instruksi berurutan pada program lurus. Temporal locality, merujuk pada fenomena apabila suatu item memori tertentu telah dirujuk, maka kemungkinannya item tersebut akan dirujuk kembali, seperti contohnya pada loop.
Rangkaian kejadian yang terjadi pada saat processor melakukan permintaan adalah sebagai berikut. Pertama, item dicari pada memori level pertama dari hirarki memori. Kemungkinan dari tidak ditemukan (missing) item yang dicari pada level pertama dari hirarki memori dinamakan miss ratio (1-h1). Ketika item
yang diminta menyebabkan “miss”, item tersebut akan dicari pada memori level selanjutnya. Kemungkinan dari menemukan item yang diminta pada memori level kedua, hit ratio dari level kedua, adalah h2. Miss Ratio dari memori level kedua adalah (1-h2). Proses tersebut diulang sampai item ditemukan dan dikirim
ke processor. Pada hirarki memori yang terdiri dari tiga level, rata-rata access time memori dapat dicari sebagai berikut:
Rata-rata access time level memori didefinisikan sebagai waktu yang diperlukan untuk mengakses satu kata pada level tersebut. Pada persamaan ini, t1,t2,t3 menyatakan access time dari ketiga level tersebut.
2. Cache memory
Memori cache diperkenalkan oleh Wilkes pada tahun 1965. Pada saat itu, Wilkes membedakan antara dua jenis memori utama: konvensional dan slave memory. Dalam terminology Wilkes, slave memory adalah memori level kedua
berkecepatan tinggi yang tidak konvensional, dimana pada saat ini berhubungan dengan apa yang disebut dengan cache (istilah cache berarti sebuah tempat yang aman untuk menyembunyikan atau menyimpan benda).
Ide dari menggunakan cache sebagai level pertama dari hirarki memori adalah untuk menjaga informasi yang diharapkan digunakan paling sering oleh CPU pada cache (sebuah memori kecil bekecepatan tingi yang dekat dengan CPU). Hasil akhirnya adalah pada waktu tertentu beberapa bagian dari main memory yang aktif akan digandakan di cache. karena itu, apabila processor melakukan permintaan referensi memori, permintaan itu pertama dicari di cache. Apabila permintaan itu berhubungan dengan suatu elemen yang kebetulan tersimpan di dalam cache, kita menyebutnya cache hit. Di sisi lain, apabila permintaan
berhubungan dengan suatu elemen yang sedang tidak berada di cache, kita menyebutnya cache miss. Cache hit ratio hc diartikan sebagai kemungkinan dari
tidak ditemukannya elemen yang diminta pada cache.
Pada kasus dimana elemen yang diminta tidak ditemukan pada cache, maka elemen tersebut harus dibawa dari level memori berikutnya pada hirarki memori. Asumsikan bahwa elemen tersebut erada pada level memori selanjutnya, yaitu main memory, maka elemen tersebut harus dibawa dan ditempatkan pada cache. Dengan harapan bahwa elemen yang diminta berikutnya akan berada di wilayah tetangga elemen yang diminta saat ini (lokalitas spasial), kemudian pada cache miss apa yang sebenarnya dibawa ke memori utama adalah sebuah blok dari elemen yang berisi elemen yang
diminta. Keuntungan dari memindahkan suatu blok dari main memory ke cache akan sangat Nampak apabila memungkinkan untuk memindahkan suatu blok menggunakan satu main memory accesstime. Kemungkinan tersebut dapat dicapai dengan meningkatkan laju untuk menyeleksi informasi mana saja yang dapat dipindahkan dari main memory ke cache. Satu teknik yang mungkin digunakan untuk meningkatkan bandwith adalah memory interleaving. Untuk mendapatkan hasil yang terbaik, kita dapat mengasumsikan bahwa blok yang dibawa dari main memory ke cache, pada saat cache miss, terdiri dari elemen yang disimpan pada modul memori yang berbeda, yaitu, dimana alamat memori berturut-turut disimpan dalam modul memori yang berurutan. Gambar 6.2 mengilustrasikan case sederhana dari main memory yang terdiri dari delapan modul memori. Dapat diasumsikan bahwa blok tersebut terdiri dari 8 bytes.
Setelah dikenalkan ide dasar yag menuju penggunaan memori cache, kita akan menilai dampak dari lokalitas temporal dan spasial pada performa hirarki
memori. Untuk membuat penilaian tersebut, kita akan membatasi pembahasan pada case sederhana dari sebuah hirarki yang terdiri hanya dari dua level, yaitu cache dan main memory. Kita mengasumsikan bahwa main memory access time tm dan cache access time tc. Kita akan mengukur dampak dari lokalitas dari
segi rata-rata access time, yang diefinisikan sebagai rata-rata waktu yang digunakan untuk mengakses sebuah elemen (kata) yang diminta oleh processor pada hirarki dua level tersebut.
2.1. Dampak lokalitas temporal
Pada kasus ini, kita menganggap bahwa instruksi pada perulangan program, yang diekseskusi berkali-kali, sebagai contoh, n kali, pernah sekali dimuat ke dalam cache, digunakan lebih dari sekali sebelum mereka diganitkan oleh instruksi baru. Average time rata-rata adalah:
Dalam menurunkan rumus tersebut, dapat dianggap bahwa elemen meori yang diminta telah menciptakan cache miss, yang berujung kepada perpindahan dari blok main memory pada waktu tm. Setelah itu, n akses dibuat pada elemen yang
sama, yang memakan waktu tc. Rumus tersebut memperlihatkan bahwa semakin
tinggi angka dari akses yang berulang, n, maka rata-rata waktu accsess time akan berkurang, yang merupakan sebuah fitur yang diperlukan dari hirarki memori.
2.2. Dampak lokalitas spasial
Pada kasus ini, kita menganggap bahwa ukuran blok yang dipindahkan dari main memory ke cache, pada saat cache miss adalah m elemen. Kita juga menganggap bahwa karena lokalitas spasial, semua elemen m diminta, satu per satu, oleh processor. Berdasarkan anggapan di atas, rata-rata access time tav
adalah sebagai berikut:
Dalam menurunkan rumus tersebut, dapat dianggap bahwa elemen memori yang diminta telah menciptakan cache miss, yang berujung kepada perpindahan blok main memory, yang terdiri dari m elemen, pada waktu tm. setelah itu, akses
m, masing-masing satu untuk salah satu elemen yang menyusun blok, dibuat. Rumus tersebut memperlihatka bahwa semakin banyak jumlah elemen m pada suatu blok, rata-rata access time akan berkurang, , yang merupakan sebuah fitur yang diperlukan dari hirarki memori.
2.3. Dampak dari gabungan lokalitas temporal dan spasial
Pada kasus ini, kita menganggap bahwa elemen yang diminta oleh processor menciptakan cache miss leading pada perpindahan suatu blok, terdiri dari elemen m, pada cache (yang memakan waktu tm). Sekarang, karena lokalitas
spasial, semua elemen m membangun sebuahn blok yang diminta, satu per satu, oleh processor (membutuhkan mtc). Setelah itu, elemen asli yang diminta
akan diakses (n-1) kali (lokalitas temporal), yaitu, jumlah dari n kali akses ke elemen tersebut. Berdasarkan anggapan tersebut, rata-rata access time, tav,
ditentukan sebagai berikut:
Lanjutan anggapan yang disederhanakan dari rumus diatas adalah menganggap bahwa tm=mtc. Pada kasus ini rumus di atas dapat disederhanakna menjadi:
Rumus di atas memperlihatkan bahwa semakin besar jumlah akses berulang n, rata-rata access time akan mendekati tc. Ini merupakan perubahan yang
signifikan.
Dapat dengan jelas dilihat dari diskusi di atas bahwa semakin banyak
permintaan untuk item yang tidak tersedia di cache (cache miss) terjadi, makan makin banyak blok yang akan dibawa ke cache. Hal ini menimbulkan dua
pertanyaan : Dimanakah ditempatkan blok main memory yang datang pada cache? dan apabila cachetelah terisi penuh, blok cache yang mana yang akan digantikan oleh blok baru yang datang? Penempatan dari blok yang datang dan penggantian dari blok yang telah ada dilakukan menurut protokol spesifik (algoritma). Protokol ini berhubungan erat dengan organisasi internal cache. Organisasi Internal cache akan dibahas pada subbab berikut. Namun, sebelum mebahas organisasi cache kita akan memperkenalkan fungsi cache-mapping.
