UNIVERSITAS ISLAM NEGERI SYARIF HIDAYATULLAH JAKARTA
LAPORAN PRAKTIKUM ELEKTRONIKA LANJUT
Nama : Umar Abdul Alim
Nomor Induk Mahasiswa : 11210970000035 Nomor Kelompok : 1
Fakultas : Sains dan Teknologi
Jururan : Fisika
Nama Percobaan : Rangkaian JK Flip-Flop Nomor Percobaan : 15
Tanggal Percobaan : 27 November 2023
Minggu ke- : 13
Kawan Kerja : Putri Hermawati (11210970000004) Devi Shifa Adilah (11210970000006) Asisten : Hilal Akbar Quddus Ramadhan
Tengku Arya Purangga
BAB I PENDAHULUAN A. Rumusan Masalah
1. Bagaimana implementasi gerbang logika dalam rangkaian JK flip-flop sebagai metode dasar pembangkit sinyal digital?
2. Bagaimana bentuk tabel kebenaran dari rangkaian JK Flip-Flop?
3. Bagaimana cara kerja JK flip-flop sebagai pembangkit sinyal digital?
B. Tujuan Praktikum
1. Mampu memahami implementasi gerbang logika dalam bentuk rangkaian sederhana flip- flop sebagai metode dasar pembangkit sinyal digital.
2. Mampu melakukan simulasi rangkaian flip-flop sebagai pembangkit sinyal digital dalam piranti lunak simulator.
3. Mampu menganalisis cara kerja flip-flop sebagai pembangkit sinyal digital.
BAB II DASAR TEORI
Flip-flop berupa rangkaian elektronika digital yang mendasar banyak aplikasi, seperti memori, mikroprosesor latch dan buffer, dan lain-lain. Flip-flop memiliki dua kondisi stabil, yakni Q = 1 dan Q
= 0, serta dapat menyimpan 1 bit memori. Dalam rangkaian digital, terdapat dua sistem rangkaian yang digunakan, pertama adalah rangkaian kombinasi, rangkaian kombinasi merupakan rangkaian yang keluarannya hanya bergantung dari fungsi masukkannya. Sementara itu, yang kedua adalah rangkaian berurutan, merupakan rangkaian yang keluarannya merupakan masukkan dari keluaran rangkaian sebelumnya. Pada sistem rangkaian digital terdapat memori dan secara sinkron dapat melakukan perubahan yang terjadi secara bersamaan, maupun secara sinkron dimana perubahan terjadi sembarang waktu.
Flip-flop RS merupakan salah satu jenis flip-flop dari sekian banyak flip-flop. Flip-flop jenis ini merupakan pengembangan dari flip-flop latch, sehingga dapat dikatakan flip-flop yang paling dasar merupakan flip-flop latch. Flip-flop jenis ini dapat mengatur nilai keluaran ke dalam nilai tertentu. Flip- flop ini terdiri dari 2 gerbang logika NAND yang disusun seperti dibawah ini.
Tabel Kebenaran dari flip-flop RS
A B Q
0 0 Tidak berubah
0 1 0 (reset)
1 0 1 (set)
1 1 Tidak terdefinisi
BAB III METODOLOGI A. Alat dan Bahan
1. Papan Digital Logic Fundamental 2. Kabel penghubung
3. Sumber listrik B. Metodologi Praktikum
1. Membuat rangkaian seperti gambar berikut
2. Menaikkan dan menurunkan nilai A dan B dengan kombinasi yang telah ditentukan saat
“Clock” pada posisi “benar” dan “salah”.
3. Mencatat hasil yang keluar pada output 𝑄 dan 𝑄̅
J
K A
B CLK
BAB IV PEMBAHASAN 1. Data Percobaan
CLK J K Q 𝑄̅
1 0 0 0 1
1 0 1 0 1
1 1 0 1 0
1 1 1 1 1
0 0 0 1 0
0 0 1 1 0
0 1 0 1 0
0 1 1 1 0
2. Pengolahan Data
Tidak ada pengolahan data, melainkan menganalisis data logika yang telah didapatkan
3. Analisis dan Pembahasan
Pada praktikum kali ini, yaitu menganalisis rangkaian JK flip-flop, dilakukan dengan menyambungkan A dan B ke kaki J dan K pada rangkaian. Flip-flop jenis JK merupakan pengembangan dari flip-flop jenis RS. Dinamakan JK sesuai dengan penamaan kakinya yaitu J dan K. Kemudian, flip-flop jenis JK memiliki tiga jenis input, yakni J, K, dan clock. Flip-flop ini mengatasi kelemahan dari flip-flop jenis RS yang tidak mengizinkan pemberian masukan R=S=1.
Hal ini terbukti pada hasil percobaan dimana saat nilai J dan K bernilai 1, maka output Q dan 𝑄̅ terdefinisi bernilai 1. Penyebab outputnya bisa terdefinisi jika dibandingkan dengan flip-flop RS biasa yaitu karena adanya input clock pada rangkaian tersebut. Clock pada JK flip- flop berfungsi sebagai pemicu (trigger) untuk mengubah atau memperbarui nilai output sesuai dengan input yang diberikan pada saat itu. Ini memungkinkan JK flip-flop untuk menyimpan dan mengubah status data sesuai dengan sinyal clock. Hal itu juga terlihat pada hasil percobaan dimana saat clock dimatikan, maka output tidak berubah sedikitpun karena tidak ada pemicu untuk untuk merubah nilai output, sehingga dia mengikuti output sebelum clock dimatikan.
Clock juga membantu menghindari kondisi balapan atau race conditions, yang mungkin terjadi dalam flip-flop sederhana. Clock dapat berupa sinyal pulsa yang berubah secara periodik atau sinyal yang dikontrol oleh rangkaian lain.
BAB V KESIMPULAN
1. Flip-flop berupa rangkaian elektronika digital yang mendasar banyak aplikasi, seperti memori, mikroprosesor latch dan buffer, dan lain-lain.
2. Flip-flop RS dapat mengatur nilai keluaran ke dalam nilai tertentu.
3. JK flip-flop mengatasi kelemahan dari flip-flop jenis RS yang tidak mengizinkan pemberian masukan R=S=1.
4. Clock pada JK flip-flop berfungsi sebagai pemicu (trigger) untuk mengubah atau memperbarui nilai output sesuai dengan input yang diberikan pada saat itu.
5. Clock juga membantu menghindari kondisi balapan atau race conditions, yang mungkin terjadi dalam flip-flop sederhana.
DAFTAR PUSTAKA
Darussalam, Ucuk. (2020). Modul Praktikum Sistem Digital. Fakultas Teknologi Komunikasi dan Informatika, Universitas Nasional.
https://www.electrical4u.com/jk-flip-flop/
https://www.ricosta.id/pengertian-beserta-jenis-jenis-flip-flop/
https://abdulelektro.blogspot.com/2019/07/jk-flip-flop-dan-master-slave-flip-flop.html https://binus.ac.id/bandung/2019/12/flip-flop-dan-jenis-jenisnya/
https://caramesin.com/flip-flop-adalah/
