Hanif Fakhrurroja, MT

(1)

Hanif Fakhrurroja, MT

©PIKSI GANESHA, 2013

Pertemuan 4

Organisasi Komputer

Rangkaian Logika

(2)

Agenda

Rangkaian Kombinasi

1

(3)

Pendahuluan

http://hanifoza.wordpress.com

©Hanif Fakhrurroja, 2013

(4)

(5)

Rangkaian Kombinasi

 Gerbang logika dapat dikombinasikan satu

dengan yang lainnya untuk mendapatkan fungsi baru.  Kombinasi 2 Gerbang: http://hanifoza.wordpress.com ©Hanif Fakhrurroja, 2013 A B Q A B Q=A.B 0 0 0 0 1 1 1 0 0 1 1 0

(6)

 Kombinasi 3 Gerbang X Y F Z Diagram Logika Persamaan:

Z

Y

X

F

=

+

Tabel Kebenaran 1 1 1 1 1 1 1 0 1 1 0 1 1 1 0 0 0 0 1 1 0 0 1 0 1 0 0 1 0 0 0 0 X Y Z F

=

X +

Y  Z

Rangkaian Kombinasi

(7)

Rangkaian Kombinasi

 Gerbang logika dibuat pabrik dalam chipset.

Biasanya dalam satu chip terdiri dari beberapa buah gerbang logika.  Chip 7400:  4 gerbang NAND  Tambahan:  Catu Daya (+5 V)  Satu Ground

(8)

Rangkaian Sekuensial

 Gerbang dasar adalah komponen sederhana

yang tidak bisa menyimpan nilai.

 Ide untuk menyimpan nilai dalam rangkaian

sejalan dengan kebutuhan tempat

penyimpanan dan komponen-komponen lain. Untuk merealiasasikan ide ini digunakan

rangkaian sekuensial.

 Rangkaian sekuensial adalah rangkaian yang

salah satu masukannya merupakan keluaran dari sistem tersebut.

 Rangkaian sekuensial sederhana adalah flip

(9)

FLIP - FLOP

 Flip-flop adalah nama umum yang digunakan untuk rangkaian sekuensial yang tediri dari

beberapa gerbang logika yang menyimpan nilai dan dapat diakses melalui jalur keluarannya.  Nilai yang terdapat dalam flip-flop akan tetap

tersimpan walaupun sinyal masukannya tidak aktif. Rangkaian ini banyak digunakan untuk tempat menyimpan data digital dan

mentransfernya.

 Flip-flop memiliki 2 nilai keluaran yang satu sama lain nilainya berkebalikan. Keluarannya ditandai dengan Q dan Q atau Q’.

 Kombinasi beberapa flip flop membentuk satu fungsi khusus dinamakan register.

(10)

Jenis-Jenis Flip-flop

1. Flip-flop Set-Reset (SR-FF)

2. Flip-flop Data (D-FF)

3. Flip-flop J-K(JK-FF)

(11)

SR Flip-flop

 SR Flip-flop memiliki dua buah masukan S

untuk set dan R untuk reset.

 SR Flip-flop mempunyai dua keluaran

komplementer (berlawanan), yaitu Q dan Q

 Gerbang NAND biasa digunakan untuk

membangun SR Flip-flop.

 Sinyal SR yang masuk ke dalam flip-flop

mempunyai 4 kemungkinan kondisi, yaitu

 00  01  10  11 http://hanifoza.wordpress.com ©Hanif Fakhrurroja, 2013

(12)

SR Flip-flop

 SR bernilai 00  Kondisi Flip-flop tidak berubah  SR bernilai 01  Kondisi Flip-flop reset

 SR bernilai 10  Kondisi Flip-flop set

 SR bernilai 11  Kondisi Flip-flop tidak pasti, tergantung

(13)

SR Flip-flop

Diagram Waktu Simbol

Set

reset

Normal

(14)

Detak (Clock)

 Flip-flop SR bekerja secara asinkron. Nilai SR

dapat berubah kapan saja dan dalam tempo yang tidak bersamaan.

 Clock ditambahkan pada sisi masukan untuk

menjaga sinyal masukan agar bekerja dalam tenggang tempo yang bersamaan. Kendali ini membantu flip-flop lebih stabil.

 Clock ditambahkan sebelum sinyal SR masuk

ke Flip-flop. Masing-masing sinyal masukan di-NAND-kan dengan clock.

(15)

Detak (Clock)

 Clock = 0  Tidak ada perubahan sinyal yang masuk ke flip-flop  Clock = 1  Kondisi keluaran flip-flop (Q) akan menyesuaikan

dengan kondisi masukan SR berdasarkan aturan dalam tabel kebenaran.

(16)

D Flip-Flop

D Flip-flop dirancang untuk menyimpan satu bit 0 atau 1. Sel

penyimpanan data hanya perlu dua kondisi, yaitu bernilai 0 atau 1.

 D Flip-flop akan bekerja jika C = 1.

 Pada saat C tidak aktif, maka apapun nilai D flip-flop tidak

(17)

D Flip-Flop

(18)

D Flip-Flop

 Clock (detak) adalah pulsa yang senantiasa

berubah nilainya dari 0 ke 1 atau sebaliknya. Perubahan clock inilah yang memicu flip-flop untuk berubah. Pada saat terjadi perubahan detak dari 0 ke 1, maka gerbang-gerbang

akan aktif dan nilai D akan masuk ke flip-flop.

 Perubahan flip-flop dipicu oleh perubahan

tegangan clock dari 1 ke 0 disebut pemicu

tepi/edge triggering, karena flip-flop bereaksi pada saat clock berubah keadaan. Pemicuan terjadi pada awal pulsa naik. Proses ini

disebut pemicuan tepi positif. Perubahan keadaan terjadi pada saat pulsa naik.

(19)

D Flip-Flop

Preset dan Clear

 Preset dan clear adalah dua buah jalur yang

ditambahkan pada flip-flop untuk mengendalikan nilai flip-flop tanpa harus menunggu clock.

 Pengaktifan preset menyebabkan nilai flip-flop

berubah langsung menjadi 1, apa pun kondisi sebelumnya.

 Pengaktifan clear menyebabkan nilai flip-flop

langsung menjadi 0.

 Nilai preset dan clear tidak boleh sama-sama

rendah karena akan menyebabkan kondisi pacu. Bila preset 0 dan clear 1, flip-flop akan di-reset. Sebaliknya, bila preset 1 dan clear 0, flip-flop akan di-set.

(20)

(21)

D Flip-Flop

(22)

JK Flip-Flop

 Kelemahan flip-flop SR terdapatnya kondisi

pacu (race condition) yang tidak terprediksi, yaitu pada saat SR = 11.

 Pada flip-flop JK dibuat jalur balik dari

masing-masing keluaran Q dan Q menuju gerbang masukan NAND.

 Nama flip-flop JK diambil untuk membedakan

dengan masukan pada flip-flop SR karena ada perubahan jalur balik di atas.

 Secara umum cara kerja flip-flop SR dan JK

sama, perbedaannya pada saat JK bernilai 11 yang menyebabkan kondisi keluaran berubah

(23)

JK Flip-Flop

 Jika J dan K berbeda, dan C Naik  Q akan sama dengan nilai J pada detak

berikutnya.

 Jika J dan K keduanya 0, C naik  Tidak terjadi perubahan apapun pada

flip-flop (latch).

 Jika J dan K keduanya 1, C naik  Q akan berubah dari kondisi sebelumnya (toogle). Jika Q sebelumnya 0, maka akan bernilai 1 dan sebaliknya.

 Jika C turun, apapun kondisinya, maka nilai Q tidak berubah (latch)

 Karakter Flip-flop JK banyak digunakan untuk membangun berbagai

komponen register, seperti register geser, pencacah biner, pendeteksi sekuensial, dlll

(24)

JK Flip-flop

(25)

T Flip-flop

Flip-flop T adalah kondisi khusus dari flip-flop JK. Masukan T dihubungkan dengan JK sekaligus. Pada flip flop T, J dan K akan bernilai sama 00 atau 11.

 Pada saat Clock

(Detak) naik, maka kondisi Q tergantung masukan T.

 Kondisi keluaran Q berubah-ubah

(toogle) dicapai pada saat masukan T

bernilai 1.

 Jika CK turun, tidak ada perubahan dari flip-flop.

(26)

T Flip-flop

(27)

Tugas-1

 Buat Makalah mengenai

Komponen Digital.  Pembahasan makalah: 1. Integrated Circuits 2. Decoder 3. Multiplekser 4. Register 5. Pencacah biner 6. Unit memori  Dikumpulkan: 17 Mei 2013 http://hanifoza.wordpress.com ©Hanif Fakhrurroja, 2013

(28)