Salah satu cara untuk membuktikan bahwa teorema yang dinyatakan benar atau, pada kenyataannya, setiap ekspresi logis identik dengan yang lain, adalah dengan menggunakan tabel kebenaran. Pada dasarnya, tabel kebenaran memberikan daftar setiap kemungkinan kombinasi input dan mencantumkan output yang dihasilkan untuk setiap kombinasi input.
Misalnya, pertimbangkan untuk memeriksa bagian (a) dari hukum redundansi (T6) A+ =A B A
menggunakan tabel kebenaran. Tabel 4.5 menunjukkan tabel kebenaran dengan empat kemungkinan kombinasi dari dua variabel A, B. Kolom terpisah disediakan untuk ekspresi A B , dan A+ A B.
Kolom A B diperoleh dengan secara logis ANDing nilai-nilai di kolom A dan B untuk setiap kombinasi yang terdaftar. Kolom A+ A B diperoleh ORing nilai di kolom A B dengan yang ada di kolom A pada prosedur baris demi baris. Perhatikan bahwa hasilnya menunjukkan bahwa untuk semua kombinasi tabel nilai di kolom A+ A B sama persis sama. Ini menunjukkan bahwa ekspresi A+ A B sama dengan ekspresi A yang lebih sederhana. Jika bahkan satu baris nilai tidak setuju, maka kedua ekspresi ini tidak akan sama.
Sebagai contoh kedua, T9(a) akan diverifikasi. Tabel 4.6, menunjukkan tabel kebenaran yang dihasilkan, yang memiliki empat kemungkinan kombinasi untuk kedua variabel. Perhatikan bahwa untuk kenyamanan, nilai logika A dan B dicantumkan dalam perkembangan biner memastikan bahwa semua kombinasi akan ditentukan dengan mudah.
Kolom A B diperoleh dengan ANDing nilai A-invers
( )
A , diperoleh dengan secara logis membalikan setiap nilai A yang tercantum, dengan nilai logis B. Misalnya, dengan A=0, B=0, kita memiliki A=1, B=0, yang ANDed adalah 0. Demikian pula, untuk A=0, B=1, kita memiliki A=1, B=1, yang ANDed adalah 1, seperti pada baris kedua. Kolom berkepala A+ A B diperoleh dengan Oring nilai-nilai dalam kolom A B , A berdasarkan baris demi baris. Tabel kebenaran menunjukkan (dengan induksi sempurna) bahwa kolom untuk A+ A B sama dengan kolom A+B untuk semua kasus, yang membuktikan bahwa A+ = +A B A B.Bagian (a) dari hukum distributif (T3) dapat dibuktikan dengan menggunakan tabel kebenaran. Dalam hal ini ada tiga variabel Boolean dan dengan demikian delapan (23) kombinasi. 1Tabel 4.7 menunjukkan tabel kebenaran yang membuktikan hal tersebut
( )
A B+C = + A B A C
Tabel 4.7 diperoleh dengan membentuk kolom ekspresi parsial dan kemudian kolom untuk A
(
B+C)
dan A B + A C, yang sama untuk semua nilai input. Untuk lebih dari tiga atau empat variabel, kebenaran dengan induksi sempurna (menggunakantabel kebenaran) menjadi sangat membosankan dan metode pembuktian lainnya mungkin lebih baik.
Sebagai contoh terakhir dari teorema, pertimbangkan bagian (b) dari teorema De Morgan (T10). Tabel 4.8 menunjukkan bahwa
(
A B)
= +A B.DASAR-DASAR ALJABA BOOLEAN 75 Tabel 4-5 Tabel Kebenaran untuk A+ =A B A
A B
A B A+ =A B A0 0 0 0
0 1 0 0
1 0 0 1
1 1 1 1
Tabel 4-6 Tabel Kebenaran untuk A+ AB= +A B
A B
A B A+ ABA+B
0 0 0 0 0
0 1 1 1 1
1 0 0 1 1
1 1 0 1 1
Tabel 4-7 Tabel Kebenaran untuk A(B+C)= + A B A C
A B C (B+C)
A(B+C) A B A C A B + A C0 0 0 0 0 0 0 0
0 0 1 1 0 0 0 0
0 1 0 1 0 0 0 0
0 1 1 1 0 0 0 0
1 0 0 0 0 0 0 0
1 0 1 1 1 0 1 1
1 1 0 1 1 1 0 1
1 1 1 1 1 1 1 1
Tabel 4-8 Tabel Kebenaran untuk (A B )= +A B
A B
A B (A B ) A B A+B0 0 0 1 1 1 1
0 1 0 1 1 0 1
1 0 0 1 0 1 1
1 1 1 0 0 0 0
4-2 PENYEDERHANAAN DAN MANIPULASI ALJABAR
Selain menggunakan tabel kebenaran untuk membuktikan bahwa dua persamaan adalah sama, dapat juga menggunakan penyederhanaan atau manipulasi aljabar.
Teorema-teorema pada tabel 4-4 menyediakan sarana untuk memanipulasi dan,
diharapkan dapat menyederhanakan persamaan aljabar Boolean. Berikut contoh
penggunaan manipulasi aljabar.
76 DASAR
CONTOH 4-1 Sederhanakan A
(
A B C +)
Solusi A
(
A B C +)
= + A A B A C (T3a)A B A C
= + (T4b)
( )
A B C
= + (T3a)
CONTOH 4-2 Sederhanakan A B + + A B A B
Solusi A B + + =A B A B
(
A+A B)
+ A B (T3a)1 B A B
= + (T8a)
B A B
= + (T7b)
B A
= + (T9a)
CONTOH 4-3 Sederhanakan A+ + A B A B Solusi A+ + =A B A B
(
A+ A B)
+ A BA A B
= + (T6a)
= +A B (T9a)
Jika, seperti pada contoh di atas, penyederhanaan dimungkinkan, maka operasi sirkuit yang sama dapat diperoleh dengan menggunakan sirkuit elektronik yang lebih sedikit. Teorema yang digunakan pada setiap langkah penyederhanaan ditunjukkan meskipun simbol teorema tidak persis sama (yaitu, teorema 9a menyatakan A+ = +A B A B sedangkan pada Contoh 4-2 B+ = +A B B A). Penggunaan teorema Boolean memberikan manipulasi ekspresi Boolean tanpa harus menghasilkan ekspresi yang disederhanakan. Operasi manipulatif ini mungkin paling berguna dalam operasi desain logika, terutama jika ada tambahan hasil penyederhanaan. Beberapa contoh akan menunjukkan beberapa manipulasi ekspresi Boolean.
CONTOH 4-4 Terapkan teorema De Morgan ke
(
A B C+ )
Solusi
(
A B C+ ) (
= A B C+)
(T10)Penerapan teorema De Morgan dapat dilakukan dalam dua langkah sebagai berikut:
(
A B C+ )
=A+(
B C)
( )
A B C
= (T10a)
( )
A B C
= + (T10b)
Dalam kasus kedua, ungkapan B C dianggap suku tunggal ketika menerapkan teorema 10a. Kemudian teorema 10b digunakan pada
( )
B C untuk memperoleh bentuk akhir.CONTOH 4-5 Meniadakan A B + A B
Solusi
(
A B + A B) ( ) ( )
= A B A B (T9a)(
A B) (
A B)
= + + (T9b)
A A A B B A B B
= + + + (T3a)
0 A B A B 0
= + + + (T8b)
A B A B
= + (T7a)
DASAR-DASAR ALJABAR BOOLEAN 77 CONTOH 4-6 Negasi (X Y + +X Y)
Solusi (X Y + +X Y)=(X Y ) X Y (T10a) (X Y) X Y
= + (T10b)
X X Y Y X Y
= + (T3a) (X X) Y X (Y Y)
= (T3b) 0Y X 0
= + (T8a)
0 0
= + (T7d)
=0 (P4)
Dengan kata lain, output yang sesuai dengan ekspresi Boolean (X Y + +X Y) = 0 4-3 GERBANG LOGIKA ELEKTRONIK
Gerbang logika elektronik, yang digunakan terutama dalam komputer digital, diproduksi terutama sebagai unit sirkuit terpadu (IC) yang menggunakan transistor, dioda, dan komponen padat lainnya. Gerbang logika tersedia untuk melakukan operasi AND, OR, dan invers yang didefinisikan sebelumnya serta dua kombinasi populer dari fungsi- fungsi ini. Inverter yang mengikuti gerbang AND disebut gerbang Not- AND atau gerbang NAND dan inverter yang mengikuti gerbang OR disebut Gerbang Not- OR atau gerbang NOR.
Gerbang yang disebut exclusive- OR juga digunakan sebagai dasar gerbang logika.
Simbol ASA (American Standard Association) untuk gerbang logika elektronik yang akan digunakan dalam teks ini, ditunjukkan pada Gambar 4-1. Perhatikan pada Gambar 4-1 bahwa lingkaran pada keluaran simbol NAND, NOR, dan inverter menandakan operasi inversi.2 Lingkaran akan digunakan dalam simbol logika selanjutnya untuk menunjukkan operasi inversi. Untuk kenyamanan, aliran sinyal pada diagram akan dari atas ke bawah atau dari kiri ke kanan, kecuali ditentukan lain.
Ringkasan gerbang logika yang digunakan dalam teks ini disediakan dalam Gambar 4-2, bersama dengan definisi tabel kebenaran mereka.
Mempersiapkan Diagram Logika
Sebagai permulaan dalam menggunakan gerbang logika elektronik, pertimbangkan beberapa contoh berikutnya yang menunjukkan bagaimana diagram logika dapat digambar untuk mengimplementasikan ekspresi atau fungsi logika tertentu.
CONTOH 4-7 Gambarlah diagram logika untuk mengimplementasikan ekspresi logika berikut (jangan disederhanakan).
(a) D= ABC+ABC+AB (b) W= X Y Z( +Y)+X Z (c) D=A B C
(
+)
+AB C Solusi Rangkaian logika digambar pada Gambar 4-3.2Sinyal Negasi arau invers ditunjukkan pada diagram logika oleh lingkaran atau gelembung invers.
78 DASAR
Gambar 4-1. Simbol gerbang logika elektronik standar ASA.
Pada Gambar 4-3a, inverter yang digunakan untuk memperoleh sinyal terbalik , , dan
A B C disertakan dalam diagram logika. Pada Gambar 4-3b dan 4-3c input terbalik diasumsikan tersedia. Jika tidak, maka inverter tambahan harus disertakan.
Memperoleh Ekspresi Logika
Ketika rangkaian logika disediakan, ekspresi logika mudah diperoleh. Beberapa contoh harus menunjukkan prosedur langsung.
CONTOH 4-8 Dapatkan ekspresi logika untuk diagram logika Gambar 4-4. Tidak menyederhanakan ekspresi logika yang dihasilkan saat ini.
Masukan
Masukan
Masukan
Keluaran
Keluaran
Keluaran
gerbang AND
gerbang NOR
gerbang Eksklusif-OR Masukan
Masukan
Masukan
Keluaran
Keluaran
Keluaran
gerbang OR
Pembalik
gerbang NAND
Solusi (a) ( ) (b) ( ) (c) ( )
(d) ( )( )
D AB CV X W Z
D ABC A
D AB C A C
= +
= + +
=
= + +
DASAR ALJABAR BOOLEAN 79 Gambar 4-2. Rangkuman gerbang logika. (a) Gerbang AND. (b) Gerbang OR. (C) Gerbang NAND. (d) Gerbang NOR. (e) Gerbang Inverter. (f) Gerbang OR Eksklusif.
(a) (b)
(c) (d)
(e) (f)
4-4 PENYEDERHANAAN DAN MANIPULASI LOGIKA
Dengan menggunakan teorema Tabel 4-4 kita dapat menyederhanakan atau memanipulasi ekspresi logika untuk mendapatkan bentuk yang diinginkan. Beberapa contoh harus apa yang bisa dilakukan.
Contoh 4-9 Sederhanakan ekspresi boolean berikut dan buat diagram logika untuk ekspresi yang disederhanakan.
(a) D=ABC+ABC+ABC+BC (b) W =Y X
(
+Z)
+Z X(
+Y)
+XZSolusi (a) D=ABC+ABC+ABC+BC
( ) ( ) ( ) ( )
( )
A A BC AC B B BC
BC AC BC B C C AC AC B
= + + + +
= + +
= + +
= +
A B 0 0 1 1
0 1 0 1
0 0 0 C
1
A
C B
A B 0 0 1 1
0 1 0 1
0 1 1 0 C
1
A
C B
A B 0 0 1 1
0 1 0 1
1 1 1 0 C
0
A
C B
A B 0 0 1 1
0 1 0 1
1 0 0 C
0
A
C B
A B
0 0 1
1 A B
A B 0 0 1 1
0 1 0 1
0 1 1 C
0
A
C B
C = A B= A B+A B B= A
80 DASAR
Gambar 4-3. Diagram logika untuk Contoh 4-7. ( )a D=ABC+ABC+AB. ( )b W =XY Z( +Y)+XZ. ( )c D=[ (A B C+ )+AB C] .
Rangkaian yang disederhanakan ditunjukkan Gambar 4-5. Perhatikan bahwa pada baris kedua istilah ABC digunakan dua kali, karena ini tidak mengubah ekspresi.
( )b W =Y X( +Z)+Z X( +Y)+XZ =XY +YZ+XZ+YZ+XZ
XY Z Y
(
X Y X)
XY Z(1)
XY Z= + + + + = +
= + A
B C
A
B
D
(a)
Y
WX
(b)
C A D
B B
C
(c)
DASAR ALJABAR BOOLEAN 81 Gambar 4-4 Sirkuit logika untuk contoh 4-8
Diagram logika ini menyederhanakan ekspresi boolean yang di peroleh dari diagram logika pada gambar 4-6
CONTOH 4-10 menuliskan dan menyederhanakan ekspresi boolean yang di peroleh dari diagram logika gambar 4-7
Solusi (a) 𝐷 = (𝐴𝐵𝐶 + 𝐴̅)(𝐴 + 𝐶̅̅) Aഥ
ഥ Bഥ ഥ
C̅̅
D
(a)
X W
Z
V A
B D
Aഥ ഥ C̅̅
(b)
(c)
Aഥ ഥ Bഥ ഥ
C̅̅
(d) A C
D
= 𝐴𝐴𝐵𝐶 + 𝐴𝐴𝐶𝐶̅ + 𝐴̅̅𝐴 + 𝐴̅𝐶̅
= 𝐴𝐵𝐶 + 0 + 0 + 𝐴̅𝐶̅̅
= 𝐴𝐵𝐶 + 𝐴̅̅𝐶̅
(b) 𝐷 = ( 𝐴 + 𝐶̅)̅̅̅̅̅̅̅̅̅ + (𝐵 + 𝐶̅)𝐵̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅
= (𝐴̅ + 𝐶)(𝐵 + 𝐶̅)𝐵̅ = (𝐴̅ + 𝐶)(𝐵𝐵̅ + 𝐵̅𝐶̅) = (𝐴̅̅ + 𝐶)𝐵̅𝐶̅ = 𝐴̅𝐵̅𝐶̅ + 𝐵̅𝐵𝐶̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅ = 𝐴̅𝐵̅𝐶̅
A C B
D
Gambar 4-5 Sirkuit logika untuk
contoh 4-9 a, 𝐷 = 𝐴𝐶 + 𝐵
Gambar 4-6 Sirkuit logika untuk
contoh
4-9, 𝑊 = 𝑌̅(𝑋 + 𝑍) + 𝑍(𝑋̅̅ + 𝑌) +
𝑋𝑍 = 𝑋𝑌̅̅̅̅ + 𝑍X Y
Z
X𝑌̅̅
W
Gambar 4-7. Rangkaian logika untuk contoh 4-10.
Di banyak sirkuit logika presentasi yang lebih jelas dari operasi logika yang sebenarnya di peroleh dengan menggunakan representasi logika yang setara. Gambar 4-8 menunjukan representasi setara dari simbol logika gerbang NAND dan NOR. Dalam pertimbangan ini simbol logika dari gerbang invert-OR memberikan persis operasi logika dari gerbang NAND dan hanya cara lain untuk menunjukkan operasi logika yang di hasilkan.
CONTOH 4-11 Dapatkan Ekspresi logika E, untuk output pada peraga 4-9 .
Solusi dengan menggambar ulang gerbang N3 bentuk invert-OR, kita memperoleh representasi logika yang di tunjukkan pada gambar 4-9b. Perhatikan disini bahwa inversi keluaran gerbang N1 dan N2 dibatalkan oleh operasi inversi masukan gerbang N3. Melihat ini kita dapat menganggap output E yang di hasilkan menjadi
E= + A B C D
CONTOH 4-12 Gambarlah diagram rangkaian rangkaian logika untuk mengimplementasikan ekspresi logika AB+AChanya dengan menggunakan gerbang NAND.
Solusi pertama gambarkan sirkuit seperti pada gambar 4-10a. Kemudian tambahkan lingkaran inversi ke ouput gerbang AND dan input gerbang OR tanpa memengaruhi ekspresi logika output.
Itu
Gambar 4-8, Representasi logika yang setara dari ( )a gerbang NAND , dan ( )b gerbang NOR.
B C
A
( )
A B = A+B
C
A
D C
B
C
B
D
A
B
A
B
( ) A+ =B A B
( )
A+ =B A B A B =(A+B)
A
B
A
B
(a) (b)
Penggunaan Representasi Sirkuit Setara
Gerbang NAND Balikkan Gerbang OR
(a)
(b) 82 DASAR-DASAR
A A
DASAR-DASAR ALJABAR BOOLEAN 83 Gambar 4-9. Rangkaian logika untuk contoh 4.11
Diagram logika yang dihasilkan kemudian digambar ulang menggunakan bentuk gerbang NAND yang setara seperti yang ditunjukkan pada Gambar 4-10C.
Meskipun penerapan dari ekspresi logika mungkin memerlukan penggunaan gerbang standar, deskripsi logika dapat disajikan lebih fungsional menunjukkan oprasi pembalik (kelompok inverter) di mana mereka terjadi dalam deskripsi logika Misalnya, rangkaian logika untuk menerapkan ekspresi
( )
D=AB+AB+ B C+
Dapat langsung ditarik seperti yang ditunjukkan pada Gambar 4-11a.
Jika logika tidak dapat diimplementasikan secara langsung menggunakkan gerbang standar, representasi gerbang standar masih dapat diperoleh seperti yang ditunjukkan para gambar 4-11b.
Jika, selain itu, diinginkan untuk menerapkan logika hanya dengan menggunakan gerbang NAND, diagram logika dapat diubah seperti yang ditunjukkan pada Gambar 4-11c dengan menambahkan inverter tambahan atau lingkaran inversi tanpa mengubah operasi logika sehingga semua gerbang yang dihasilkan mewakili gerbang NAND. Rangkaian gerbang NAND yang dihasilkan kemudian digambarkan seperti pada Gambar 4-11d. Sementara rangkaian logika Gambar 4-11d mungkin bukan yang paling sederhana (teknik reduksi dibahas di Bab 5), ini menunjukkan konsep bahwa diagram logika itu sendiri dapat dimanipulasi untuk mengubah gerbang yang digunakan.
Gambar 4-10. Koneksi logika untuk AB+AC pada Contoh 4-12.