CHƢƠNG 4. CHẾ TẠO VÀ KHẢO SÁT Ô NHỚ SẮT ĐIỆN
4.1. Chế tạo và khảo sát đặc trƣng của ô nhớ sắt điện với kênh dẫn cỡ micro mét
4.1.1. Chế tạo ô nhớ sắt điện với kênh dẫn cỡ micro mét
4.1.1.1. Chế tạo ô nhớ sắt điện cực cổng phẳng trên đế silic
(a) (b)
Hình 4.1. (a) Mặt cắt và (b) cấu hình 3D của một ô nhớ sắt điện với cực cổng phẳng chế tạo trên đế silic.
Trên Hình 4.1 (a), (b) là mặt cắt và cấu hình 3D của một ô nhớ sắt điện với cực cổng phẳng (cực cổng Pt không đƣợc tạo hình) đã đƣợc chúng tôi chế tạo thành
Đế Si/SiO2
Cực máng (Pt) Cực nguồn
(Pt)
Cực cổng (Pt)
PZT450, PZT500, PZT550
98
công. Cấu trúc của ô nhớ này gồm có: (1) đế thƣơng mại Si/SiO2 (500 nm); (2) lớp màng mỏng Ti (10nm) đƣợc chế tạo bằng phƣơng pháp phún xạ rf nhằm làm tăng bám dính của lớp Pt ở trên với lớp đế; (3) lớp Pt (100 nm) làm cực cổng đƣợc chế tạo bằng phƣơng pháp phún xạ DC; (4) lớp màng mỏng sắt điện PZT làm lớp cổng cách điện đƣợc chế tạo bằng phƣơng pháp dung dịch; (5) lớp Pt (50 nm) làm cực nguồn và cực máng cách nhau 5 μm tạo thành một khe dẫn và đƣợc chế tạo bằng phƣơng pháp phún xạ DC có sự hỗ trợ của công nghệ quang khắc với kỹ thuật lift- off; (6) cuối cùng, bằng phƣơng pháp dung dịch, một màng mỏng ITO (20 nm) có chiều rộng 60 μm làm kênh dẫn đƣợc phủ lên trên khe dẫn, quá trình tạo hình kênh dẫn đƣợc thực hiện nhờ sự hỗ trợ của công nghệ quang khắc với kỹ thuật ăn mòn (plasma cao tần cảm ứng ICP). Các màng mỏng sắt điện PZT đƣợc ủ ở các nhiệt độ 450 oC, 500 oC và 550 oC bằng phƣơng pháp tăng nhiệt nhanh trong môi trƣờng không khí sạch. Màng mỏng ITO đƣợc ủ nhiệt ở nhiệt độ 450 oC cũng bằng phƣơng pháp ủ tăng nhiệt nhanh trong môi trƣờng không khí sạch. Các thông số của quá trình quay phủ chế tạo và quá trình xử lí nhiệt của các màng mỏng làm kênh dẫn ITO và màng mỏng sắt điện PZT, quá trình phún xạ rf chế tạo màng mỏng Ti, quá trình phún xạ DC chế tạo màng mỏng Pt đã đƣợc trình bày trong chƣơng 2.
4.1.1.2. Chế tạo ô nhớ sắt điện cực cổng nổi trên đế thuỷ tinh, sc-STO, pc-STO Cực cổng của các ô nhớ sắt điện cần đƣợc cô lập với nhau, do đó cần phải chế tạo các ô nhớ sắt điện có cực cổng nổi đƣợc phân cách với nhau bởi lớp cách điện PZT. Trong phần này chúng tôi chế tạo các ô nhớ sắt điện với cực cổng Pt nổi trên các loại đế thuỷ tinh, sc-STO và pcSTO. So với ô nhớ sắt điện cực cổng phẳng (Pt) chế tạo trên đế silic thì cực cổng (Pt) trong ô nhớ loại này cần đƣợc tạo hình bằng phƣơng pháp lithography. Trên Hình 4.5 a, b là mặt cắt và cấu hình 3D của một ô nhớ sắt điện với cực cổng nổi (Pt) chế tạo trên đế thủy tinh đã đƣợc chế tạo thành công. Cấu trúc của ô nhớ gồm có: (1) đế thủy tinh/sc-STO/pc-STO; (2) lớp màng mỏng Ti (10nm) đƣợc chế tạo bằng phƣơng pháp phún xạ rf nhằm làm tăng bám dính của lớp Pt ở trên với lớp đế; (3) lớp Pt (100 nm) làm cực cổng có độ rộng 50 μm đƣợc chế tạo bằng phƣơng pháp phún xạ DC với sự hỗ trợ của công nghệ
99
quang khắc với kỹ thuật lift-off; (4) lớp màng mỏng sắt điện PZT làm lớp cổng cách điện đƣợc chế tạo bằng phƣơng pháp dung dịch; (5) lớp Pt (50 nm) làm cực nguồn và cực máng cách nhau một khoảng 5 μm tạo thành một khe dẫn và đƣợc chế tạo bằng phƣơng pháp phún xạ DC có sự hỗ trợ của công nghệ quang khắc với kỹ thuật lift-off; (6) cuối cùng, bằng phƣơng pháp dung dịch, một màng mỏng ITO (20 nm) có chiều rộng 60 μm làm kênh dẫn đƣợc phủ lên trên khe dẫn, quá trình tạo hình kênh dẫn đƣợc thực hiện nhờ sự hỗ trợ của công nghệ quang khắc với kỹ thuật ăn mòn (plasma cao tần cảm ứng ICP). Màng mỏng sắt điện PZT và màng mỏng ITO đƣợc ủ tăng nhiệt nhanh ở nhiệt độ tƣơng ứng 500 oC và 450 oC trong môi trƣờng không khí sạch. Các thông số của quá trình spin-coating chế tạo và quá trình xử lý nhiệt của các màng mỏng làm kênh dẫn ITO và màng mỏng sắt điện PZT, quá trình quang khắc, quá trình phún xạ rf chế tạo màng mỏng Ti, quá trình phún xạ DC chế tạo màng mỏng Pt đã đƣợc chúng tôi trình bày trong chƣơng 2.
(a) (b)
Hình 4.2. (a) Mặt cắt và (b) cấu hình 3D của một ô nhớ sắt điện với cực cổng nổi chế tạo trên đế thủy tinh, sc-STO và pc-STO.
4.1.2. Khảo sát đặc trƣng nhớ của ô nhớ sắt điện với kênh cỡ micro mét 4.1.2.1. Đặc trưng ID-VG của ô nhớ sắt điện với kênh dẫn cỡ micro mét
Đặc trƣng ID-VG là một trong những thông số quan trọng của các transistor nhớ. Nó cho phép kiểm tra một các gián tiếp sự hình thành của lớp tiếp xúc giữa kênh dẫn và lớp cổng sắt điện, xác định loại bán dẫn của kênh dẫn và độ lớn của dòng ID đóng và dòng ID mở. Ở phép đo này, điện áp giữa cực cổng và cực nguồn
Thủy tinh/sc-STO/pc-STO 500 oC PZT Cực nguồn Pt
450oC ITO
Cổng Pt/Ti
Cực máng Pt
Thủy tinh/sc-STO/pc-STO
100
VGS đƣợc tăng dần từ - 7 V đến 7 V với bƣớc tăng 0,1 V, trong khi đó điện áp giữa cực nguồn và cực máng (VDS) đƣợc duy trì ở 1,5 V.
Hình 4.3. Đặc trưng ID-VG của các ô nhớ sử dụng cổng sắt điện PZT trên các đế (a) Si/SiO2, (b) thủy tinh, (c) sc-STO và pc-STO.
Trên Hình 4.3 là đặc trƣng ID-VG của các ô nhớ sử dụng cổng sắt điện PZT các loại đế khác nhau. Đặc trƣng ID-VG của tất cả các ô nhớ có dạng trễ ngƣợc chiều kim đồng hồ, transistor loại n điển hình, có tỷ số dòng ĐÓNG/MỞ dao động trong khoảng 106-107 và cửa sổ ô nhớ khoảng 2VC = 2 V (ngoại trừ ô nhớ PZT/thủy tinh có cửa sổ nhớ khoảng 2VC =4 V). Các giá trị VC cũng có thể đƣợc tính từ các đặc trƣng P(E) của các mẫu ở trong chƣơng 3 bằng cách dùng công thức: VC = EC.d (trong đó d ≈ 160 nm là độ dày của màng mỏng PZT). Kết quả tính toán cho thấy VC thu đƣợc tƣơng đƣơng với thế kháng VC đƣợc ƣớc tính từ Hình 4.3. Nhƣ vậy, đã có lớp tiếp xúc đƣợc hình thành tốt giữa lớp kênh dẫn ITO và lớp cổng cách điện PZT bằng cách sử dụng các quy trình chế tạo các màng mỏng ở nhiệt độ thấp. Điều này phù hợp về lý thuyết, nó thể hiện tính hiệu quả của sự chế tạo kênh dẫn ITO bằng phƣơng pháp sol-gel với quá trình nhiệt độ thấp (450 oC) vì tiếp xúc ITO/PZT
ID (A)
VG (V)
ID (A)
VG (V) ID (A)
VG (V) (a)
(b)
(c)
VG (V)
IG (nA)
PZT500/pc-STO PZT500/sc-STO
PZT500/thủy tinh
101
đƣợc hình thành tốt tạo ra mật độ bẫy nhỏ, và sự ghim đômen là không đáng kể ở tiếp xúc ITO/PZT. Tỉ số dòng MỞ/ĐÓNG dao động trong khoảng 106-107, 105, 105, 106 lần lƣợt tƣơng ứng với với các ô nhớ PZT/Si, PZT/thủy tinh, PZT/cs-STO, PZT/pc-STO. Có thể thấy dòng ID ở trạng thái đóng của các ô nhớ chế tạo trong luận án thấp hơn so với dòng đóng của các ô nhớ sắt điện sử dụng kênh dẫn ITO chế tạo bằng phƣơng pháp phún xạ (> 10-8 A), nhƣ chúng tôi báo cáo trƣớc đây, mặc dù độ dày của màng ITO chế tạo bằng phƣơng pháp sol-gel cỡ 20 nm dày hơn so với màng ITO phún xạ (10 nm) [73].
Trên Hình 4.3 (a), ta thấy, khi nhiệt độ ủ tăng thì độ bão hòa dòng MỞ cũng tăng và cùng với nó là sự tăng dòng điện ĐÓNG. Vì vậy, việc cân nhắc kết quả thu đƣợc từ Hình 3.14 (b), (d) và (e), màng PZT500 đƣợc kỳ vọng sẽ là lựa chọn tốt nhất để chế tạo ô nhớ sắt điện trên các loại đế khác, bởi vì nó có dòng rò thấp nhất và các đặc tính truyền tốt hơn so với các trƣờng hợp khác.
Trong Hình 4.3 (c), dòng máng của ô nhớ sắt điện trên đế sc-STO(111) bão hòa một cách dễ dàng và vòng ID -VG có hình vuông vức hơn so với của ô nhớ sắt điện trên đế pc-STO. Điều này phù hợp với đặc trƣng trễ điện đƣợc thể hiện trong Hình 3.30, sự phân cực của FGT trên đế sc-STO(111) cũng bão hòa dễ dàng hơn, và đƣờng P - V vuông hơn. Điều này cho thấy rằng hình dạng của vòng ID - VG có liên quan đến hình dạng của vòng P - V, tức là, chất lƣợng tinh thể và sắt điện của màng PZT quan trọng đối với hoạt động của ô nhớ sắt điện.
4.1.2.2. Đặc trưng ID-VD của ô nhớ sắt điện với kênh dẫn cỡ micro mét
Một đặc trƣng quan trọng nữa của các ô nhớ sắt điện đó là đặc trƣng ID-VD. Từ đặc trƣng này có thể biết đƣợc khả năng và độ lớn của dòng ID bão hòa. Nếu dòng ID bão hòa lớn ở các thế VGS nhỏ thì sẽ dễ dàng trong việc nhận biết dòng ID mở và ô nhớ sẽ hoạt động ổn định. Hình 4.4 là đặc trƣng ID –VD của các ô nhớ tƣơng ứng trên đế Si/SiO2, thủy tinh, pc-STO và sc-STO(111), đƣợc đo máy phân tích tham số bán dẫn (Agilent 4155C). Trong phép đo này, thế cực nguồn VG đƣợc giữ nguyên ở một giá trị xác định (tăng từ 0 - 8 V với bƣớc tăng 1V), ID đƣợc ghi lại khi thế cực máng VD tăng liên tục từ 0 - 8 V.
Đối với các ô nhớ có cực cổng phẳng (Hình 4.4 (a), (b) và (c)) dòng máng ID
bão hòa bão của các ô nhớ lần lƣợt là: 0,026 mA (ở VG = 2 V); 1,2 mA (ở VG = 5
102
V); và 0,95 mA ở (VG = 5 V) tƣơng ứng với các ô nhớ có cổng sắt điện PZT ủ ở các nhiệt độ 450, 500 và 550 oC. Các giá trị 1,2 và 0,95 mA là đủ lớn để có thể nhận biết mà không cần đến thiết bị khuếch đại dòng.
Hình 4.4. Đặc trưng ID-VD của ô nhớ sắt điện chế tạo trên các đế silic, đế thủy tinh, đế sc-STO và đế pc-STO.
PZT500/pc-STO PZT500/sc-STO
PZT500/thủy tinh
(c) (d)
(e) (f)
(a) (b)
103
Hình 4.4 (d) là đặc trƣng ID-VD của ô nhớ chế tạo trên đế thủy tinh. Dòng máng có dấu hiệu khó bão hòa, đạt độ lớn 0,15 mA với VGS = VDS = 8 V. Mặc dù dòng máng MỞ bão hòa (ID) không quá cao so với các trƣờng hợp khác [106, 73], nhƣng nó sẽ thúc đẩy nghiên cứu nhằm đạt đƣợc mức cao hơn mà không cần bất kỳ bộ khuếch đại nào bằng cách xử lý lớp tiếp xúc ITO/PZT hoặc bằng cách cải thiện chất lƣợng màng PZT.
Hình 4.4 (e) và (f) là trƣng ID –VD của ô nhớ tƣơng ứng trên đế pc-STO và sc- STO(111). Có thể thấy rằng hoạt động điển hình của transistor loại n với dòng bão hòa “MỞ” rất lớn lên đến 3 và 4,6 mA khi VG = VD = 8V tƣơng ứng trên đế pc-STO và trên đế sc-STO(111). Những giá trị này lớn hơn so với dòng máng ID = 2,5 mA thu đƣợc từ FGT với màng ITO phún xạ [73]. Ngoài ra, nó lớn hơn nhiều so với dòng máng ID = 0,8 mA ở điện áp hoạt động lớn VG = VD = 100 V từ TFT có kênh ITO chế tạo bằng phƣơng pháp sol-gel và cổng cách điện SiO2 theo báo cáo của Kim và các cộng sự [50].
Dựa trên nghiên cứu này, độ linh động hạt tải (μFE) của kênh dẫn ITO sol-gel đƣợc tính từ vùng bão hòa của Hình 4.4 bằng cách sử dụng công thức:
μFE = ID [(WDS/2LDS)Cox·(VG-VT)2]-1 (4.1) trong đó ID là dòng mở bão hòa, LDS là chiều dài kênh dẫn, WDS là chiều rộng kênh dẫn, Cox là điện dung trên một đơn vị diện tích của chất sắt điện PZT, thế cực cổng VG = 8 V đƣợc chúng tôi thống kê trong bảng 4.1.
Bảng 4.1. Các thông số dòng mở bão hòa (ID), chiều dài kênh dẫn (LDS), chiều rộng kênh dẫn (WDS), điện dung trên một đơn vị diện tích của PZT, thế cực cổng (VG) và
giá trị độ linh động hạt tải (μFE) của các ô nhớ.
Loại ô nhớ ID (mA)
LDS (μm)
WDS (μm)
Cox (μF/cm2)
VG (V)
μFE (cm2/V.s)
PZT450/Si/SiO2 1,6 5 60 1,9 8 0,133
PZT500/Si/SiO2 3,5 5 60 2 8 0,276
PZT550/Si/SiO2 3,4 5 60 2,2 8 0,244
PZT/thủy tinh 0,15 5 60 2,2 8 0,092
104
PZT/sc-STO 4,6 20 50 2,7 8 8
PZT/pc-STO 3 20 50 1,9 8 7,4
Sử dụng các thông số này, μFE của ô nhớ trên đế thủy tinh đƣợc ƣớc tính bằng 0,092 cm2/Vs. Giá trị này thấp hơn nhiều so với các báo cáo khác về FGT nhiệt độ cao [106, 73], nhƣng gần nhƣ tƣơng đƣơng với TFT silic vô định hình [111].
Đối với các ô nhớ chế tạo trên đế sc-STO, độ linh động hạt tải (µFE) là 8,0 cm2/Vs, µFE này nhỏ hơn một chút so với FGT đế ITO phún xạ (9,1 cm2/Vs) [73]. Ngoài ra, có thể so sánh với các kênh dẫn khác chế tạo bằng phƣơng pháp dung dịch, nhƣ TFT kênh dẫn ZnO (< 0,8 cm2/Vs), [31] TFT kênh dẫn IGZO (< 7,9 cm2/Vs), TFT kênh dẫn IZO (7,3 - 16,1 cm2/Vs) [11], và TFT nền ITO (khoảng 10 cm2/Vs) [50]. Hơn nữa, trong nghiên cứu này, chúng tôi ƣớc tính dòng máng bão hòa trên mỗi đơn vị chiều rộng cổng khoảng 0,03 mA/μm ở điện áp hoạt động 5V, kết quả này có thể so sánh đƣợc với dòng máng bão hòa trên mỗi đơn vị chiều rộng cổng thu đƣợc từ MOSFET thông thƣờng có cùng độ rộng cổng. Điều này củng cố rằng FGT kênh dẫn ITO sol-gel rất đƣợc mong đợi giảm tỉ lệ LSI bởi vì cấu trúc của nó là một trong những transistor đơn giản và tín hiệu đầu ra lớn thu đƣợc chủ yếu là do điện tích lớn của cổng sắt điện bù đắp cho độ linh động nhỏ của kênh ITO sol- gel. Điều này khác với MOSFET, trong đó dòng bật chủ yếu nhờ độ linh động lớn của kênh Si.
4.1.2.3. Đặc trưng duy trì của ô nhớ sắt điện với kênh dẫn cỡ micro mét
Đặc trƣng duy trì của ô nhớ sắt điện cũng là một trong nhƣng thông số quan trọng, nó cho chúng ta biết độ bền của ô nhớ và tốc độ lật khả dụng của đômen sắt điện. Ngoài ra nó cũng có thể kiểm tra độ lớn của dòng máng đóng và dòng máng mở so với các phép đo trƣớc. Khi đo, các giá trị dòng ID MỞ và dòng ID ĐÓNG đƣợc ghi lại lần lƣợt bằng cách sử dụng một xung vuông với biên độ +6 V và -6 V ở tần số 1 kHz đối với ô nhớ PZT/thủy tinh và ở tần số 0,5 MHz với các ô nhớ còn lại. Các trạng thái ô nhớ lƣu trữ đƣợc duy trì ở nhiệt độ phòng và chúng đƣợc đọc bằng thế giữa cực nguồn và cực máng VDS = 1,5 V và thế cực cổng là VG = 6 V tại mỗi thời gian chờ 104 giây.
105
Hình 4.5. Đặc trưng lưu trữ/đặc trưng duy trì của ô nhớ sắt điện chế tạo trên các đế silic, đế thủy tinh, đế sc-STO và đế pc-STO.
Hình 4.5 (d) là đặc trƣng lƣu trữ/đặc trƣng duy trì của ô nhớ sắt điện chế tạo trên đế thủy tinh. Tỷ số dòng ĐÓNG/MỞ gần nhƣ không thay đổi ngay cả sau 7.103
Dòng “MỞ”
Dòng “ĐÓNG”
PZT500/thủy tinh
Vghi = 6 V, 0,5 MHz
PZT500/sc-STO PZT500/pc-STO
(c) (d)
(a) (b)
(e) (f)
106
giây, nhƣng giảm nhanh chóng sau khi lƣu trữ trong thời gian dài. Với tần số lật thế là 1 kHz, tốc độ của ô nhớ khi này đƣợc xác định khoảng 10-3 giây và sau khoảng 7.106 lần lật tỷ số dòng ĐÓNG/MỞ vẫn giữ nguyên. Mặc dù thời gian lƣu giữ đạt đƣợc của một FGT phƣơng pháp dung dịch với tất cả các quy trình dƣới 500 °C ngắn hơn nhiều so với yêu cầu thƣơng mại khoảng 10 năm đối với thiết bị bộ nhớ ổn định, điều này hỗ trợ các nghiên cứu trong tƣơng lai nhằm cải thiện các đặc trƣng lƣu trữ/đặc trƣng duy trì từ khía cạnh các quy trình nhiệt độ thấp nhằm hình thành tốt hơn lớp tiếp xúc ITO/PZT, so sánh với các bộ nhớ sắt điện silic thông thƣờng [78, 63]. Nghiên cứu thêm về lớp tiếp xúc ITO/PZT sẽ đƣợc phân tích, và các vật liệu gốc La có thể đƣợc sử dụng làm lớp che phủ nhằm ngăn sự khuếch tán Pb từ màng PZT vào màng ITO, điều này giúp nâng cao các đặc trƣng lƣu trữ/đặc trƣng duy trì [116, 44].
Đối với các ô nhớ khác, tốc độ của ô nhớ đƣợc xác định khoảng 2 μs và tỉ số dòng ĐÓNG/MỞ chƣa bị suy giảm sau khoảng 7.109 lần lật.
4.2. Chế tạo và khảo sát đặc trƣng của ô nhớ sắt điện với kênh dẫn cỡ nano mét
Xu hƣớng giảm kích thƣớc của các thiết bị điện tử theo định luật Moore đã đƣợc áp dụng vào sản xuất transistor trong mạch tích hợp nhƣng luôn mang lại những thách thức lớn cho các nhà nghiên cứu. Hiện tại, đây là thời điểm quan trọng để giảm kích thƣớc transistor phẳng xuống nhỏ hơn 32 nm trong yêu cầu sản xuất hàng loạt. Đi đầu trong lĩnh vực này phải kể đến Tập đoàn Intel. Họ liên tục thành công trong việc giảm kích thƣớc transistor từ 32 nm (các chíp Intel thế hệ thứ 2 - Sandy Bridge – năm 2009) xuống 22 nm (các chíp Intel thế hệ thứ 3 - Ivy Bridge – năm 2011) bằng cách sử dụng sử dụng công nghệ bóng bán dẫn ba chiều 3D Tri-Gate (3D transistor), và gần đây nhất Intel đã thu nhỏ kích thƣớc transistor xuống 14 nm trong chip Intel thế hệ 5 (Broadwell). Cùng với việc giảm kích thƣớc của các bóng bán dẫn là việc tăng số lƣợng bóng bán dẫn trên một đơn vị thể tích, tăng hiệu suất làm việc của các thiết bị, giảm tiêu thụ điện năng của các thiết bị. Chính vì vậy, yêu cầu
107
thu nhỏ các linh kiện bán dẫn nói chung và bộ nhớ sắt điện nói riêng là một tất yếu để các bộ nhớ sắt điện có thể ứng dụng vào đời sống của con ngƣời.
Ở cấp độ nghiên cứu trong phòng thí nghiệm, nhiều nhóm đã cố gắng giảm kích thƣớc ngăn trong các thiết bị sử dụng transistor màng mỏng (TFT) [94, 8].
Điều thú vị là một TFT hữu cơ có kích thƣớc 3-nm đã đƣợc chế tạo là một ví dụ tuyệt vời. Ở đây cần lƣu ý rằng TFT hữu cơ dễ giảm kích thƣớc hơn so với TFT vô cơ, do việc xử lý ở nhiệt độ thấp có thể không làm biến dạng nghiêm trọng. Tuy nhiên, hiệu suất của TFT hữu cơ kích thƣớc nanomet thƣờng thấp, và nó nhạy cảm với quá trình chế tạo, độ lặp lại không cao. Mặt khác, TFT vô cơ có tính ổn định với quá trình chế tạo, và có khả năng tái sản xuất cao. Cần cân nhắc đánh đổi giữa lựa chọn hữu cơ và vô cơ, khi sản xuất các TFT kích thƣớc nanomet ở quy trình nhiệt độ thấp.
Các TFT kênh bán dẫn oxit có một lớp kênh nhƣ ZnO [31], oxit kẽm Gali Inđi (IGZO), oxit kẽm Inđi (IZO) [11], oxit thiếc Inđi (ITO) [50], đã đƣợc chế tạo thành công bằng phƣơng pháp lắng đọng nhiệt độ thấp và phƣơng pháp dung dịch.
Khi cổng cách điện là vật liệu thuận điện, TFT cần điện áp hoạt động cao do mật độ điện tích cảm ứng nhỏ từ các vật liệu thuận điện. Do đó, TFT sử dụng lớp sắt điện cổng cách điện không chỉ làm cho điện áp hoạt động trở nên thấp hơn bằng cách bù đắp điện tích lớn từ tính chất của các vật liệu sắt điện, mà còn đóng vai trò của chức năng bộ nhớ. Sau đây, loại thiết bị bộ nhớ này đƣợc ký hiệu là FGT, thuộc một nhóm bộ nhớ transistor hiệu ứng trƣờng sắt điện (FeFET) [74]. Ngoài ra, theo tra cứu của chúng tôi trong Bản đồ Quốc tế Công nghệ Bán dẫn thì kích thƣớc nhỏ nhất của các bộ nhớ FGT/FeFET đã phát triển vào khoảng 2 µm [36], nhƣng chúng tôi cũng nhận thấy rằng ô nhớ sắt điện dƣới 1 µm đã đƣợc chế tạo thành công [33]. Gần đây, Kaneko và các đồng nghiện trong đã báo cáo một FGT với độ rộng kênh dẫn 60-nm có tính chất vƣợt trội [46]. Thành tựu này cho thấy rằng FGT có tiềm năng lớn về khả năng nhân rộng các thiết bị tiêu thụ năng lƣợng thấp.
Trong nghiên cứu này, một kỹ thuật mới đã đƣợc thực hiện nhằm tạo các FGT nhỏ hơn 100 nm, có chiều dài kênh là 30, 50 và 100 nm, đƣợc tạo kiểu bằng