Laporan Ac. Digital 06 RS - Cloked Flip Flop

(1)

ii

LAPORAN LABORATORIUM ELEKTRONIKA DIGITAL

RS - CLOCKED FLIP FLOP

Oleh : Oleh :

Nama

Nama : Hendri Cahyono: Hendri Cahyono Nim Nim : 1220403037: 1220403037 Kelas Kelas : : A2A2 Dosen pembimbing : Dosen pembimbing :

-- Yaman, S. T., M. EngYaman, S. T., M. Eng -- Fauzan, S. T., M. EngFauzan, S. T., M. Eng

POLITEKNIK NEGERI LHOKSEUMAWE

JURUSAN TEKNIK ELEKTRO / PRODI TEKNIK LISTRIK

TAHUN AJARAN 2013 / 2014

(2)

LEMBAR PENGESAHAN LEMBAR PENGESAHAN

Nama percobaan

Nama percobaan : RS Clocked: RS Clocked – – Flip Flop Flip Flop Nomor percobaan

Nomor percobaan : 06: 06 Nama praktikan

Nama praktikan : Hendri Cahyono: Hendri Cahyono Nim praktikan

Nim praktikan : 1220403037: 1220403037 Nama patner kerja

Nama patner kerja :1. Haryandi Fitra Amran:1. Haryandi Fitra Amran 2. Mulidan 2. Mulidan 3. Feri Firdaus 3. Feri Firdaus 4. Rahmad Rezki 4. Rahmad Rezki Tanggal

Tanggal percobaan percobaan : : 27 27 November November 20132013 Tanggal

Tanggal penyerahan penyerahan laporan laporan : : 04 04 Desember Desember 20132013 Nama pemeriksa

Nama pemeriksa :1. Yaman, S. T., M. E:1. Yaman, S. T., M. Engng 2. Fauzan, S. T., M. Eng 2. Fauzan, S. T., M. Eng

Paraf

Paraf / / Tanda Tanda tangan tangan ::

Nilai

(3)

ii

Kata Pengantar Kata Pengantar

Puji dan s

Puji dan syukur saya panjatkan ke yukur saya panjatkan ke hadhirat Allahadhirat Allah SWT, karena h SWT, karena dengan dengan rahmatrahmat dan

dan hidayah-Nya hidayah-Nya saya saya dapat dapat menyelesaikan menyelesaikan laporan laporan praktikum praktikum Laboratorium Laboratorium ElektronikaElektronika Digital

Digital yang yang berjudul berjudul Aljabar Aljabar Boolean Boolean tepat tepat pada pada waktunya. waktunya. Shalawat Shalawat beriring beriring salam salam sayasaya hantarkan ke

hantarkan ke pangkuan nabi pangkuan nabi Muhammad Muhammad SAW SAW yang telah membawa yang telah membawa kita dari kita dari alamalam kebodohan

kebodohan ke ke alam alam yang yang penuh penuh dengan dengan ilmu ilmu pengetahuan pengetahuan seperti seperti pada pada saat saat ini.ini.

Terima kasih saya ucapkan kepada Pak. Yaman, S.T., M. Eng dan Pak. Fauza, S.T., Terima kasih saya ucapkan kepada Pak. Yaman, S.T., M. Eng dan Pak. Fauza, S.T., M. Eng

M. Eng selaku instruktur / pengselaku instruktur / pengasuh kami dan Pasuh kami dan Pak. Yafet selaku teknisi di ak. Yafet selaku teknisi di laboratoriumlaboratorium elektonika digital. L

elektonika digital. Laporan ini saya aporan ini saya buat sesuai dengan buat sesuai dengan data yang saya peroleh data yang saya peroleh dari hasihdari hasih praktikum

praktikum Aljabar Aljabar Boolean, Boolean, Jobsheet Jobsheet Petunjuk Petunjuk Praktikum Praktikum Rangkaian Rangkaian Logika, Logika, dan dan situssitus Internet. Saya juga mengucapkan terima kasih kepada teman - teman yang telah ikut Internet. Saya juga mengucapkan terima kasih kepada teman - teman yang telah ikut membantu melakukan praktikum Aljabar Boolean ini.

membantu melakukan praktikum Aljabar Boolean ini. Akhir kata,

Akhir kata, Saya Saya sadar sadar bahwa labahwa laporan ini poran ini masih masih jauh jauh dari dari kata kata sempurna. Karsempurna. Karenaena itu

itu saya saya sangat sangat mengharapkan mengharapkan saran saran dari dari teman teman - - teman teman semua semua yang yang bersifat bersifat membangunmembangun untuk pembuatan laporan ke depannya agar menjadi lebih baik. Dan saya harap semoga untuk pembuatan laporan ke depannya agar menjadi lebih baik. Dan saya harap semoga laporan ini bisa bermanfaat bagi kita semua. Amin.

laporan ini bisa bermanfaat bagi kita semua. Amin.

4 Desember 2013 4 Desember 2013

Penulis Penulis

(4)

Daftar isi Daftar isi

Kata Pengantar

Kata Pengantar ... ... ... ii Daftar

Daftar isi ...isi ... ii... ii

I.

I. TujuanTujuan... 1.. 1

II.

II. Dasar TeoriDasar Teori ... ... ... 11

III.

III. Diagram RangkaianDiagram Rangkaian ... ... ... 22

IV.

IV. Peralatan dan KomponenPeralatan dan Komponen... 2... 2

V.

V. Langkah KerjaLangkah Kerja ... ... ... 22

VI.

VI. Keselamatan KerjaKeselamatan Kerja... 3... 3

VII.

VII. Tabel Hasil PercobaanTabel Hasil Percobaan... ... 33

VIII.

VIII. AnalisaAnalisa... 4.. 4

IX.

IX. KesimpulanKesimpulan... 5... 5

X.

(5)

1 1

I.

I. TujuanTujuan 1.

1. Membangun dan mengamati operasi logika dari RSMembangun dan mengamati operasi logika dari RS – – FF NAND gate dan RS FF NAND gate dan RS – – FFFF NOR gate yang mempuny

NOR gate yang mempunyai input CLK (RSai input CLK (RS – – FF Clocked). FF Clocked). 2.

2. Membuktikan fungsi operasi logika dari RSMembuktikan fungsi operasi logika dari RS – – FF Clocked. FF Clocked.

II.

II. Dasar TeoriDasar Teori

Tipe lain dari RS

Tipe lain dari RS – – FF adalah FF yang memiliki sebuah t FF adalah FF yang memiliki sebuah terminal input untuk pulsaerminal input untuk pulsa CK (Clock). Fungsi dari pulsa ini adalah untuk mengaktifkan FF sehingga diperoleh CK (Clock). Fungsi dari pulsa ini adalah untuk mengaktifkan FF sehingga diperoleh keadaan output yang sesuai dengan keadaan R dan S yang diberikan pada FF tersebut. keadaan output yang sesuai dengan keadaan R dan S yang diberikan pada FF tersebut.

Apabila s

Apabila suatu FF dipengaruhi oleh suatu perubahan pulsa dari logika ”1” ke ”0”uatu FF dipengaruhi oleh suatu perubahan pulsa dari logika ”1” ke ”0”

maka FF tersebut dikatakan aktif RENDAH (LOW). Sedangkan bila suatu FF aktif maka FF tersebut dikatakan aktif RENDAH (LOW). Sedangkan bila suatu FF aktif

pada

pada saat saat terjadi terjadi transisi transisi CK CK positif, positif, yaitu yaitu dari dari ”0” ”0” ke ke ”1” ”1” maka maka dikatakan dikatakan flipflip-flop-flop tersebut aktif TINGGI (HIGH).

tersebut aktif TINGGI (HIGH). Seperti halnya RS

Seperti halnya RS – – FF dasar, FF ini jugadapat dibangun dengan gate-gate dasar. FF dasar, FF ini jugadapat dibangun dengan gate-gate dasar. Salah satu contoh FF jenis ini yang dibangun dengan NAND gate diperlihatkan pada Salah satu contoh FF jenis ini yang dibangun dengan NAND gate diperlihatkan pada Diagram Rangkaian gambar (a). Apabila gambar tersebut dianalisis maka dapat Diagram Rangkaian gambar (a). Apabila gambar tersebut dianalisis maka dapat dimengerti bahwa FF tidak akan dipengaruhi oleh pulsa transisi negatif karena output dimengerti bahwa FF tidak akan dipengaruhi oleh pulsa transisi negatif karena output

NAND gate 1 dan 2 akan berlogika 1 b

NAND gate 1 dan 2 akan berlogika 1 bila input CK diberi logika ”0”. Jadi FF ini tidakila input CK diberi logika ”0”. Jadi FF ini tidak

akan berubah keadaan outputnya, bila mengalamitransisi negatif, yang berarti FF akan berubah keadaan outputnya, bila mengalamitransisi negatif, yang berarti FF tersebut keadaan memory.

tersebut keadaan memory.

Selanjutnya bila input CLK diberi logika ”1” maka keadaan outputnya ditentukan Selanjutnya bila input CLK diberi logika ”1” maka keadaan outputnya ditentukan

oleh input R dan S. Artinya FF ini akan bekerja bila mendapat pulsa transisi positif. oleh input R dan S. Artinya FF ini akan bekerja bila mendapat pulsa transisi positif. misalnya bila R = 0 dan S = 1 maka akandihasil

misalnya bila R = 0 dan S = 1 maka akandihasilkan keadaan keluaran Q = 1.kan keadaan keluaran Q = 1.

Flip-flop yang dibangun dengan NOR gate seperti diagram rangkaian gambar (b) Flip-flop yang dibangun dengan NOR gate seperti diagram rangkaian gambar (b) dapat dimengerti bahwa bila CLK dalam keadaan 1 maka output tidak akan berubah dapat dimengerti bahwa bila CLK dalam keadaan 1 maka output tidak akan berubah

atau sama dengan keadaan sebelumnya (memory). Sedangkan bila diberi logika ”0” atau sama dengan keadaan sebelumnya (memory). Sedangkan bila diberi logika ”0”

maka outputnya bergantung kepada input R dan S. maka outputnya bergantung kepada input R dan S.

Jadi bila terjadi transisi pulsa negatif pada input sedangkan R = 0 dan S = 1 maka Jadi bila terjadi transisi pulsa negatif pada input sedangkan R = 0 dan S = 1 maka akan diperoleh output Q = 0 sebaliknya bila R 1 : S = 0 dan terjadi transisi negatif akan diperoleh output Q = 0 sebaliknya bila R 1 : S = 0 dan terjadi transisi negatif maka output Q = 1.

(6)

III.

III. Diagram RangkaianDiagram Rangkaian

R R S S Clk Clk Q Q Q Q _R_R S S Clk Clk Q Q Q Q G

Gaammbbaarr((aa)) GGaammbbaarr((bb))

Gambar (c) Gambar (c) Clk Clk R R S S Q Q Q Q Gambar diagram Gambar diagram rangkaian rangkaian IV.

IV. Peralatan dan KomponenPeralatan dan Komponen 1.

1. Catu Catu daya daya DC DC : : 1 1 buahbuah 2.

2. Protoboard Protoboard : : 1 1 buahbuah 3.

3. Dioda Dioda LED LED : : 1 1 buahbuah 4.

4. IC IC 7400 7400 (gerbang (gerbang NAND) NAND) : : 1 1 buahbuah 5.

5. IC IC 7402 7402 (gerbang (gerbang NOR) NOR) : : 1 1 buahbuah 6.

6. IC IC 7404 7404 (gerbang (gerbang NOT) NOT) : : 1 1 buahbuah 7.

7. IC IC 7432 7432 (gerbang (gerbang OR) OR) : 1 : 1 buahbuah 8.

8. Kabel Kabel penghubung penghubung : : secukupnya.secukupnya.

V.

V. Langkah KerjaLangkah Kerja 1.

(7)

3 3 4.

4. Mengamati keadaan output dan mencatat hasilnya dalam tabel pengamatan.Mengamati keadaan output dan mencatat hasilnya dalam tabel pengamatan. 5.

5. Membuat rangkaian seperti diagram rangkaian (b).Membuat rangkaian seperti diagram rangkaian (b). 6.

6. Mengulangi langkah 2 s/d 4, dan mencatat hasilnya dalam tabel pengamatan.Mengulangi langkah 2 s/d 4, dan mencatat hasilnya dalam tabel pengamatan. 7.

7. Membuat rangkaian seperti diagram rangkaian (c).Membuat rangkaian seperti diagram rangkaian (c). 8.

8. Mengulangi langkah 2 s/d 4, dan mencatat hasilnya dalam tabel pengamatan.Mengulangi langkah 2 s/d 4, dan mencatat hasilnya dalam tabel pengamatan. 9.

9. Setelah selesai praktikum, membuka semua rangkain dan mengenbalikan alat danSetelah selesai praktikum, membuka semua rangkain dan mengenbalikan alat dan komponen kepada teknisi laboratorium.

komponen kepada teknisi laboratorium.

VI.

VI. Keselamatan KerjaKeselamatan Kerja 1.

1. Jangan melakukan halJangan melakukan hal – – hal yang tidak di perintahkan oleh instruktur. hal yang tidak di perintahkan oleh instruktur. 2.

2. Jangan bermainJangan bermain – – main dengan sumber tegangan. main dengan sumber tegangan.

VII.

VII. Tabel Hasil PercobaanTabel Hasil Percobaan Tabel pengamatan Tabel pengamatan Gerbang

Gerbang NAND NAND Gerbang Gerbang NORNOR R S Clock Q

R S Clock Q ̅̅ R R S S ClocClock k QQ ̅̅ 0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 * * ** 0 0 0 0 1 1 M M M M 0 0 0 0 1 1 1 1 00 0 0 1 1 0 0 Nc Nc Nc Nc 0 0 1 1 0 0 0 0 11 0 0 1 1 1 1 M M M M 0 0 1 1 1 1 M M MM 1 1 0 0 0 0 Nc Nc Nc Nc 1 1 0 0 0 0 Nc Nc NcNc 1 1 0 0 1 1 1 1 0 0 1 1 0 0 1 1 M M MM 1 1 1 1 0 0 Nc Nc Nc Nc 1 1 1 1 0 0 Nc Nc NcNc 1 1 1 1 1 1 * * * * 1 1 1 1 1 1 M M MM

(8)

Gerbang NAND, NOT, OR Gerbang NAND, NOT, OR

R R S S Clock Clock QQ ̅̅ 0 0 0 0 0 0 0 0 11 0 0 0 0 1 1 M M MM 0 0 1 1 0 0 Nc Nc NcNc 0 0 1 1 1 1 M M MM 1 1 0 0 0 0 Nc Nc NcNc 1 1 0 0 1 1 M M MM 1 1 1 1 0 0 Nc Nc NcNc 1 1 1 1 1 1 * * ** VIII.

VIII. AnalisaAnalisa

Jika dilihat dari tabel hasil percobaan untuk rangkaian RS

Jika dilihat dari tabel hasil percobaan untuk rangkaian RS – – Clocked Flip Flop dengan Clocked Flip Flop dengan

gerbang NAND pada saat input R = 0, S = 0 dan Clk = 0 maka output Q = 0. Pada gerbang NAND pada saat input R = 0, S = 0 dan Clk = 0 maka output Q = 0. Pada saat input R = 0, S = 0, dan Clk = 1 maka output Q = M yaitu output Q tersebut saat input R = 0, S = 0, dan Clk = 1 maka output Q = M yaitu output Q tersebut mengikuti output Q sebelumnya yaitu 0. Pada saat input R = 0, S = 1, dan Clk = 0 mengikuti output Q sebelumnya yaitu 0. Pada saat input R = 0, S = 1, dan Clk = 0 output Q = Nc yaitu pada kondisi ini output Q tidak mengalami perubahan. Pada saat output Q = Nc yaitu pada kondisi ini output Q tidak mengalami perubahan. Pada saat input

input Q = 0, S = 1, dan Clk Q = 0, S = 1, dan Clk = 1 maka output Q = = 1 maka output Q = M yang brarti output Q mengM yang brarti output Q mengikutiikuti

output sebelumnya y

output sebelumnya yaitu 0. aitu 0. Pada saat input R = 1, Pada saat input R = 1, S = 0, dan CS = 0, dan Clk = 0 maka oulk = 0 maka output Qtput Q

= Nc yang brarti output Q tidak mengalami perubahan, (Q = 0). Pada saat R = 1, S = = Nc yang brarti output Q tidak mengalami perubahan, (Q = 0). Pada saat R = 1, S = 0, dan Clk = 1, maka output Q = 1. Pada saat input R = 1, S = 1, dan Clk = 0 maka 0, dan Clk = 1, maka output Q = 1. Pada saat input R = 1, S = 1, dan Clk = 0 maka output Q = Nc yang brarti output Q tidak mengalami perubahan output Q = 1. Pada output Q = Nc yang brarti output Q tidak mengalami perubahan output Q = 1. Pada saat input R =

saat input R = 1, S 1, S = 1, dan = 1, dan Clk = 1 Clk = 1 maka output Q maka output Q tak menentu (*) ytak menentu (*) yaitu Q =aitu Q =



̅̅ = 1, keadaan seperti ini tidak dinginkan karena Q bisa saja bernilai 1 ataupun = 1, keadaan seperti ini tidak dinginkan karena Q bisa saja bernilai 1 ataupun

sebaliknya Q juga bisa bernilai 0. sebaliknya Q juga bisa bernilai 0. Untuk rangkaian RS

Untuk rangkaian RS – – Clocked Flip Flop dengan gerbang NOR pada saat input R=0, Clocked Flip Flop dengan gerbang NOR pada saat input R=0,

S=0, dan Clk = 0 maka output Q = tak menentu (*) yaitu Q =

S=0, dan Clk = 0 maka output Q = tak menentu (*) yaitu Q =  ̅̅ = = 1. Pada saat input1. Pada saat input

R=0, S=0, dan Clk = 1 maka output Q = 1. Pada saat input R = 0, S = 1, dan Clk = 0 R=0, S=0, dan Clk = 1 maka output Q = 1. Pada saat input R = 0, S = 1, dan Clk = 0 outpu Q = 0. Pada saat input R = 0, S

outpu Q = 0. Pada saat input R = 0, S = 1, dan Clk = 1 maka outpu Q = M = 1, dan Clk = 1 maka outpu Q = M yaitu outputyaitu output

Keterangan : Keterangan :

Nc = tidak terjadi perubahan nilai. Nc = tidak terjadi perubahan nilai. M

M = memori = memori / nilai o/ nilai output mengutput mengikutiikuti

output terakhir. output terakhir. *

(9)

5 5

saat R = 1, S = 1, dan Clk = 1 maka output Q = M yaitu output Q megikuti output Q saat R = 1, S = 1, dan Clk = 1 maka output Q = M yaitu output Q megikuti output Q sebelumnya.

sebelumnya.

Sedangkan untuk rangkaian RS

Sedangkan untuk rangkaian RS – – Clocked Flip Flop yang di bangun dengan Clocked Flip Flop yang di bangun dengan menggunakan gerbang NAND, NOT, dan OR hampir sama hasilnya dengan menggunakan gerbang NAND, NOT, dan OR hampir sama hasilnya dengan rangkaian RS

rangkaian RS – – Clocked Flip Flop yang dibangun dengan gerbang NAND saja. Clocked Flip Flop yang dibangun dengan gerbang NAND saja. Perbedaannya terletak pada saat input R = 1, S = 0, Clk = 1 output Q untuk RS Perbedaannya terletak pada saat input R = 1, S = 0, Clk = 1 output Q untuk RS – –

Clocked FF yang dibangun dengan kombinasi gerbang NAND, NOT, OR adalah Clocked FF yang dibangun dengan kombinasi gerbang NAND, NOT, OR adalah termemori (Q = M), sedangkan untuk output Q yang dibangun dengan gerbang termemori (Q = M), sedangkan untuk output Q yang dibangun dengan gerbang NAND saja

NAND saja adalah 1 ( Q = 1).adalah 1 ( Q = 1).

IX.

IX. KesimpulanKesimpulan

Setelah melakukan praktikum ini dapat disimpulkan bahwa : Setelah melakukan praktikum ini dapat disimpulkan bahwa :

-- Pada saat Clk = 0 maka output Q tidak mengalami peruhanan (Q = Nc).Pada saat Clk = 0 maka output Q tidak mengalami peruhanan (Q = Nc). -- Pada saat Clk = 1 maka output Q akan termemori (Q = M).Pada saat Clk = 1 maka output Q akan termemori (Q = M).

-- Pada saat R = S = Clk = 1 output Q tak menentu (Q =Pada saat R = S = Clk = 1 output Q tak menentu (Q =  ̅̅ == 1) untuk rangkaian RS1) untuk rangkaian RS – –

Clocked FF yang dibangun menggunakan gerbang NAND, sedangkan untuk Clocked FF yang dibangun menggunakan gerbang NAND, sedangkan untuk rangkaian RS

rangkaian RS – – Clocked FF yang dibangun dengan menggunakan gerbang NOR akan Clocked FF yang dibangun dengan menggunakan gerbang NOR akan termemori.

termemori.

-- Pada saat R = S = Clk = 0 output Q tak menentu (Q =Pada saat R = S = Clk = 0 output Q tak menentu (Q =  ̅̅ == *) untuk rangkaian RS*) untuk rangkaian RS – –

Clocked FF yang dibangun menggunakan gerbang NOR, sedangkan untuk rangkaian Clocked FF yang dibangun menggunakan gerbang NOR, sedangkan untuk rangkaian RS

RS – – Clocked FF yang dibangun dengan menggunakan gerbang NAND akan Clocked FF yang dibangun dengan menggunakan gerbang NAND akan termemori.

termemori.

-- OutputOutput ̅̅ adalah kebalikan dari output Q.adalah kebalikan dari output Q.

X.

X. Daftar PustakaDaftar Pustaka

-- Fadli, 2008, Jobsheet Petunjuk Praktikum Rangkaian Logika Semester II,Fadli, 2008, Jobsheet Petunjuk Praktikum Rangkaian Logika Semester II, politeknik Negeri Lhokseumawe.