LAPORAN PRAKTIKUM
ELEKTRONIKA DASAR
“FLIP FLOP”
Disusun oleh:
Nama : Yuli Julaila
NIM
: K2315064
Kelas
: B
PROGRAM STUDI PENDIDIKAN FISIKA
FAKULTAS KEGURUAN DAN ILMU PENDIDIKAN
UNIVERSITAS SEBELAS MARET
FLIP FLOP
I. TUJUAN
1. Mengenal jenis rangkaian JK flip flop
2. Mengetahui sifat dan prinsip kerja jenis rangkaian JK flip flop
II. DASAR TEORI
Flip-flop adalah rangkaian utama dalam logika sekuensial. Flip-flop adalah rangkaian yang mempunyai fungsi pengingat (memory). Artinya rangkaian ini mampu melakukan proses penyimpanan data sesuai dengan kombinasi masukan yang diberikan kepadanya. Data yang tersimpan itu dapat dikeluarkan sesuai dengan kombinasi masukan yang diberikan.
Flip-flop disebut juga sebagai latch karena flip-flop jika diberi suatu informasi atau sinyal maka informasi atau sinyal tersebut akan terkunci didalamnya.
Flip-flop juga termasuk keluarga multivibrator bistabil, yaitu rangkaian elektronik yang memiliki dua keadaan stabil dan pada keluarannya dihubungkan kembali pada salah satu masukannya sebagai umpan balik.
Ada beberapa kondisi dalam flip-flop:
1. Set, yaitu jika suatu kondisi masukan mengakibatkan keluaran (Q) bernilai logika (1) saat dipicu, apapun kondisi sebelumnya.
2. Reset, yaitu jika suatu kondisi masukan mengakibatkan keluaran (Q) bernilai logika (0) saat dipicu, apapun kondisi sebelumnya.
4. Toggle, yaitu jika suatu kondisi masukan mengakibatkan logika keluaran (Q) berkebalikan dari kondisi sebelumnya saat dipicu.
Flip-Flop dibagi menjadi 4, yaitu:
1.) SR-Flip-Flop (SET & RESET Flip-Flop) dapat dibuat dari gerbang NAND atau gerbang NOR. Yaitu rangkaian Flip-Flop yang mempunyai 2 output Q dan Q’. Simbol-simbol yang ada pada output selalu berlawanan satu dengan yang lain. SR-FF adalah flip-flop dasar yang memiliki dua masukan yaitu R (Reset) dan S (Set).
3.) JK-Flip-Flop adalah clocked SR-FF yang dilengkapi dengan sebuah terminal pulsa clock. Pulsa clock ini berfungsi mengatur keadaan Set dan Reset. Bila pulsa clock berlogik 0, maka perubahan logik pada input R dan S tidak akan mengakibatkan perubahan pada output Q dan Qnot. Akan tetapi apabila pulsa clock berlogik 1, maka perubahan pada input R dan S dapat mengakibatkan perubahan pada output Q dan Q not.
flip-flop J-K yang kedua inputnya dihubungkan menjadi satu maka akan diperoleh flip-flop yang memiliki watak membalik output sebelumnya jika inputannya tinggi dan outputnya akan tetap jika inputnya rendah.
III. METODOLIGI PENELITIAN
III.1 Alat dan Bahan
N
O NAMA GAMBAR KET
1 IC 7404 1 buah
3 Baterai 9 V 1 buah
4 Papan Percobaan 1 buah
5 IC 7400 1 buah
6 Kabel Penghubung
2 buah kabel buaya dan jumper secukupnya .
8 IC 7402 1 buah
III.2 Cara Kerja
1. Alat dan bahan disiapkan
2. Menyusun rangkaian seperti pada skema alat pada protoboard : a. Gerbang NAND (IC 7400) Bistable sederhana
1) Kaki 1 dan kaki 5 sebagai input
3) Kaki 3 dihubungkan ke kaki 4, dan dihubungkan ke positif LED 2.
4) Kaki 7 dihubungkan ke negatif LED 1 dan 2, kemudian dihubungkan ke negative baterai.
5) Kaki 14 dihubungkan ke positif baterai. b. SR Bistable dengan input pembalik (IC 7400)
1) Kaki 1 dan kaki 5 sebagai input. 2) Kaki 2 dihubungkan ke kaki 4. 3) Kaki 3 dihubungkan ke kaki 9. 4) Kaki 6 dihubungkan ke kaki 13.
5) Kaki 12 dihubungkan ke kaki 8 lalu ke positif LED 1. 6) Kaki 10 dihubungkan ke kaki 11 lalu ke positif LED 2 7) Kaki 7 dihubungkan ke kaki negatif LED 1 dan 2 lalu
dihubungkan ke negati baterai. 8) Kaki 14 dihubugkan ke positif baterai c. SR Bistable dengan NOR (IC 7402)
1) Kaki 2 dan kaki 6 sebagai input
2) Kaki 1 dihubungkan ke kaki 5 dan positif LED 1. 3) Kaki 4 dihubungkan ke kaki 3 dan positif LED 2.
4) Kaki 7 dihubungkan ke negatif LED 1 dan 2, dan dihubungkan ke negatrif baterai
5) Kaki 14 dihubungkan ke positif baterai. 3. Data hasil pengamatan dicatat pada tabel kebenaran. 4. Data yang telah diperoleh dianalisis.
III.3 Skema Alat
Gerbang NAND
a. Gerbang NAND (IC 7400) Bistable sederhana
b. SR Bistable dengan Input Pembalik
c. SR Bistable dengan NOR Keadaa
V. ANALISA HASIL DAN PEMBAHASAN
a. Gerbang NAND (IC 7400) Bistable sederhana
Pada percobaan pertama Gerbang NAND bistable sederhana yang menggunakan IC 7400, didapatkan hasil bahwa saat start kedua input bernilai 0 maka kedua outputnya bernilai 1, hal ini sesuai dengan aturan. Ketika input A berharga 1 dan B berharga 0, maka outputnya QA berharga 0 dan QB berharga 1, dan ketika input A dan B berharga 1, maka output keluarannya akan berharga sama dengan yang sebelumnya, yaitu QA berharga 0 dan QB berharga 1. Dan ketika input A bernilai ) dan input B bernilai 1, maka keluarannya akan sama ketika diberi input A dan B bernilai 1, yaitu QA bernilai 1 dan QB bernilai 0, begitu pula selanjutnya.
menghasilkan keluaran Q = 0 dan QB = 1. Kondisi tersebut adalah kondisi satabil dari SR flip-flop.
Ketika kedua masukan R dan S berlogika 0, keluaran flip-flop tidak berubah tetap seperti pada kondisi sebelumnya. Tetapi ketika kedua masukan R dan S berlogika 1 maka keluaran flip-flop tidak dapat diramalkan karena kondisinya tidak tentu tergantung pada toleransi komponen dan tunda waktu temporal dan lain sebagainya dan kondisi tersebut dapat diabaikan.
b. SR Bistable dengan Input Pembalik (IC 7400)
Pada percobaan kedua SR Bistable dengan penggunaan Gerbang NAND dengan input terbalik, didapatkan hasil bahwa saat kedua input bernilai 1, maka kedua keluarannya juga bernilai 1. Dan ketika input A bernilai 0 dan input B bernilai 1 maka keluaran outputnya akan sama ketika input A bernilai 0 dan input B bernilai 0, yaitu QA bernilai 1 dan QB bernilai 0.
Ketika input A dan B bernilai 1, maka rangkaian akan mereset keluaran, sehingga kedua keluaran menjadi bernilai 1 kembali. Lalu ketika input A bernilai 0 dan input B bernilai 0, yaitu QA bernilai 0 dan QB bernilai 1.
Hal ini dikarenakan rangkaian akan menghasilkan output yang sama dengan input yang diberikan dan akan menghasilkan keluaran yang sama dengan sebelumnya jika input yang diberikan keduanya 0. Dan ketika kedua input bernilai 1 maka rangkaian akan mereset keluaran menjadi 0, lalu ketika diberi input yang berbeda, maka keluaran juga akan bernilai sama dengan input tersebut, dan akan tetap bernilai sama pada saat diberikan input bernilai 0. Sehingga rangkaian ini disebut rangkaian SR bistable dengan input pembalik.
Pada percobaan SR gerbang NOR, didapatkan hasil bahwa saat kedua input bernilai 1 maka kedua outputnya bernilai 0, pada saat input A=1 dan B=0 maka outputnya QA=0 dan QB=1, pada saat input A=0 dan B=1 maka outputnya QA=1 dan QB=0, sedangkan jika kedua inputnya bernilai 0 (A=B=0) maka outputnya akan sama dengan output sebelumnya atau TETAP. Dan ketika input kembali diberikan bernilai 1, maka rangkaian akan mereset dan memberikan kedua output bernilai 0.
Hal ini dikarenakan rangkaian akan menghasilkan output yang berkebalikan dengan input yang diberikan dan akan menghasilkan keluaran yang sama dengan sebelumnya jika input yang diberikan keduanya 0. Dan ketika kedua input bernilai 1 maka rangkaian akan mereset keluaran menjadi 0, lalu ketika diberi input yang berbeda, maka keluaran juga akan memiliki nilai yang berkebalikan dengan input tersebut, dan akan tetap bernilai sama pada saat diberikan input bernilai 0.
Analisis kondisi masukan dan keluaran flip-flop RS: 1. RS = 0 0
Ini berarti tidak diterapkan pemicu. dalam hal ini keluaran Q mempertahankan nilai terakhir yang dimilikinya.
2. R S = 0 1
Suatu pemicu diterapkan pada masukan S. hal ini mengeset flip-flop dan menghasilkan keluaran Q bernilai 1.
3. R S = 1 0
Menyatakan bahwa suatu pemicu diterapkan pada masukan R. hal ini mereset flip-flop dan menghasilkan keluaran Q bernilai 0.
4. R S = 1 1
mengandung pengertian bahwa kita berupaya untuk memperoleh keluaran Q yangsecara serentak sama dengan 1 dan sama dengan 0. hal ini tidak masuk akal dan oleh sebab itu masukan ini dinyatakan terlarang.
VI. KESIMPULAN
Dari percobaan yang telah dilakukan, dapat disimpulkan bahwa:
a. J-K Flip-flop juga merupakan pengembangan dari S-R Flip-flop dan paling
banyak digunakan. JK Flip-Flop (Master Slave JK Flip-Flop) terdiri dari 3 inputan yaitu : J, K Dan Clock.
b. Prinsip kerja JK flip-flop yaitu jika J=1 dan K=0, flip-flop master diset pada saat pinggiran pulsa clock positif diberikan. Keluaran Q yang tinggi dari flip-flop utama mendrive masukan J pada flip-flop slave, maka pada saat pinggian pulsa clock negatif diberikan, flip-flop slave diset, menyamai kerja flip-flop master.
Jika J=0 dan K=1, flip-flop master direset pada saat pinggiran naik pulsa clock diberikan. Keluaran Q yang tinggi dari flip-flop master menuju ke masukan K pada flip-flop slave. Oleh karenanya, kedatangan pinggiran turun pulsa clock mendorong flip-flop slave untuk reset. Sekali lagi, flip-flop slave menyamai kerja flip-flop master.
VII. DAFTAR PUSTAKA
http://www.syahrulmedia.net/2016/05/pengertian-jenis-jenis-fungsi-dan-carakerja-flip-flop.html (diakses 10 April 2017, pukul : 21.23)
